论文部分内容阅读
随着超大规模集成电路工艺的飞速发展,半导体核心器件的特征尺寸已经达到纳米量级。传统平面MOS器件的短沟道效应愈发严峻,性能无法达到要求。鳍型场效应晶体管(Fin FET)以其对沟道电荷的优秀控制能力,成为了深纳米工艺代的核心器件。然而,Fin FET的三维结构中,器件的宽度与鳍(fin)的高度相互关联,难以通过任意调节器件宽长比来优化Fin FET电路性能,这对于静态随机存取存储器(SRAM)影响尤为巨大。本论文提出了一种具备三个独立栅极结构的新型Fin FET器件,无需额外增加电压源即可提供五种数值的器件阈值特性,能够顺利解决六管SRAM单元固有的读写矛盾,并为其设计优化提供了极大的灵活性。本论文的主要研究内容及成果如下:改进常规Fin FET结构,本论文设计了一种具备三个独立栅极结构的新型Fin FET器件,该器件的制备工艺与常规CMOS工艺兼容,具有可产业化制造的优势。本论文分别对Single-fin(单fin结构)和Double-fin(双fin结构)两类独立三栅Fin FET的性能进行了深入研究。首先利用Sentaurus TCAD工具完成了两类新型器件的直流及交流特性仿真,结果表明,无需额外电压源,Single-fin和Double-fin器件均可具备不同阈值特性的五种工作模式,且在饱和电流方面,Single-fin器件在模式5至模式1下的饱和电流比值为1:0.84:0.41:0.3:0.03;Double-fin器件的饱和电流比值为1:0.3:0.7:0.15:0.41。这些不同模式下的性能差异为基于两类新型Fin FET器件的电路设计带来了极大的灵活性。本文开展了基于Single-fin和Double-fin独立三栅Fin FET器件的SRAM电路单元设计研究,设计了两种全新的六管单元:SRAM-TIG1和SRAM-TIG2。它们均采用P型Single-fin器件和N型Double-fin器件实现SRAM单元的交叉耦合反相器。而SRAM-TIG1采用Single-fin器件作为传输晶体管,在不降低写入能力的情况下,最高能提供62.9%的读取静态噪声容限(RSNM)增幅,可提供五种读取模式,用以满足高速或者高稳定性存储需求。而SRAM-TIG2采用反馈的方式,使用Double-fin器件作为传输晶体管,能够在不降低读取稳定性的前提下,提供最高68.2%的写入余量增幅以及51.7%的写入延迟时间降幅,且在不增加版图面积的情况下,具备三种读取模式,适用于不同读取速度-稳定性的要求。论文工作对解决深纳米工艺代Fin FET SRAM单元的读写矛盾、提升SRAM单元设计的灵活性等方面有重要的指导意义,研究成果已获发表。