随着科技的发展,人们将探索的步伐迈向了太空,但是星载系统中的SRAM存储器在工作时极易受到单粒子效应的影响,为解决这一问题,人们通常采用纠错码电路对其进行加固。而随着集成电路工艺尺寸的缩小,单粒子效应的影响有了新的变化,具体表现为多位翻转的发生以及电路对SET敏感性的提升。为保证星载系统的正常运行,对纠错编码及其编解码电路开展进一步的研究有着重要的意义。针对多位翻转的发生,本文提出了两种新的纠错编码。首先在HVD码的基础上提出了NHVD码,在该码中,提出了一种新的编码方式,将产生的校验位从50位减少到了38位,提出了一种对翻转点进行直接定位的方法,将解码运算的迭代次数从36次减少到了15次。NHVD码的纠错能力与HVD码一致,可以实现对数据位3位随机错误的纠正及同组校验位中奇数位错误的检测。随后为提升对校验位的纠错能力,本文又提出了NHVD-H码,该码采用汉明码二次编码及码内交织的方式对NHVD码的校验位进行了加固,加固后可以实现对校验位错误的5位检测及3位纠正。本文对NHVD-H码进行了电路设计及功能验证。首先完成了电路设计,其在SMIC130nm工艺下关键路径延时为9.62ns。接着采用modelsim进行了行为级仿真,电路成功实现了对8000组数据的检错纠错。最后采用CycloneⅡ开发板进行了板级验证,通过SignalTapⅡ的在线调试,FPGA功能正常,进一步证明了电路的可靠性。针对SET效应敏感性的提升,本文对纠错码的编解码电路进行了SET效应仿真及加固设计。对完整电路的仿真结果显示,单次脉冲注入可能造成多位输出的同时出错,导致纠错发生异常。编码电路比解码电路对SET效应更加敏感,文中以逻辑屏蔽的原理对其进行了解释。对建立的简化电路仿真结果显示,脉冲捕获窗口随LET的增加而增大,5 MeV·cm²·mg^-11 LET下的脉冲电流已可以对输出产生影响,输出对脉冲的捕获同时钟频率成正比,而与电路的逻辑链长度无关。为提升编解码电路的可靠性,本文对其进行了加固设计,加固后电路可以过滤掉的最大脉冲宽度为0.82ns,足以应对LET为100 MeV·cm²·mg^-1时产生的瞬态脉冲。本文将提出的NHVD-H码及汉明码电路加入到经简化的星载系统中进行了仿真检验。对SRAM的脉冲注入显示,NHVD-H码在系统中运行正常,相比汉明码的仅能进行1位纠错,在三位以下的错误注入中完全避免了系统出错。对编解码电路的脉冲注入显示,对电路的加固设计成功阻止了编解码电路受到单粒子效应干扰时对系统的影响,提高了纠错编码的可靠性。