近年来,为了适应无线通信系统对数据容量需求的不断增加,无线通信协议的更新换代不断加速,造成了目前多种协议并存的局面。现有的应对方式是为每一个协议配备一套硬件系统,导致了巨大的资源浪费。为了能够节省硬件资源以及缩短面市时间,未来需要一种高灵活性的基带处理硬件平台,一方面能够支持现存的多种协议,另一方面能够适应未来通信协议的发展。本论文针对MIMO基带处理中变化最多且复杂度最高的干扰消除算法设计并实现了一款高灵活性的专用异构多核处理器。该处理器采用了自顶向下的设计思路,我们首先测试了多种典型干扰消除算法的性能并分析提取其计算特征;基于“分而治之”的策略,我们提出了一种运算与控制相分离的异构多核体系结构,分别设计了高灵活性的运算核和调度核及其编程模型;为了验证所提结构的灵活性,基于同样“分而治之”的策略,我们在该结构上映射了多种干扰消除算法;最后,我们给出了该结构的VLSI综合及版图实现结果。本文主要的工作及创新点体现在:1.在算法测试方面,为了获得接近于实测的效果,我们基于最新的无线局域网802.11ac协议及其室内信道模型,构建了一套多用户MIMO OFDM算法仿真平台,并在WARP平台上验证了在真实室内环境下该仿真平台的收发效果。基于该仿真平台,我们测试多种典型干扰消除算法在完全信道信息和非完全信道信息条件下的性能,并提出了一种低复杂度的提高干扰消除算法在非完全信道信息下鲁棒性的方法。2.在体系结构设计方面,针对已测试的算法,我们从浮点数值精度需求、可并行、计算复杂度等多个方面对其进行深入分析,并提取出其通用的计算模式和通信模式。根据这些分析结果,为了能够支持所有通用计算模式,我们首先提出了一种基于Ad-hoc互联的的高灵活性浮点计算核,通过改变基本运算部件的连接方式实现对多种计算模式的支持;其次,为了能够灵活调度计算核并为其提供数据服务,我们设计了调度核结构及其存储结构;除此之外,为了支持非线性干扰消除算法中的排序操作,我们设计了一套专用的排序系统来提高排序操作的效率。最后,为了协同调度核和计算核完成计算,我们设计了一套以FIFO缓存和中断控制为基础的协同机制。3.在编程模式设计方面,为了便于该多核结构的使用,基于“分而治之”的策略,我们为计算核和调度核分别设计了不同的编程模式。计算核的编程基于类似于软流水的方式,一个计算任务通过多条指令完成,每条指令可以同时执行多个计算任务的不同阶段;而调度核的编程采用双发射超长指令字(VLIW)模式。为了验证所提结构的实用性和灵活性,我们映射了多种计算特征迥异的应用,包括线性干扰消除中常见的多种矩阵求逆算法,以及非线性干扰消除中复杂的基于排序QR分解(SQRD)的THP算法等。根据我们有限的了解,这是基于SQRD的THP算法第一次在硬件上的实现。4.最后,为了验证本设计的可实现性,我们完成了该结构在90nm工艺下的门级综合,最高综合频率可达535MHz;并在综合考虑面积和功耗之后,在400MHz下完成了对该结构在90nm工艺下的版图实现,综合结果显示该结构占用271k等效门,版图结果显示该结构占用逻辑面积0.935mm2。与相关工作的比较显示,本论文所提结构在较少的额外面积开销下取得了最优的灵活性,能够支持多种具有不同计算特征的算法;相比于其他的可编程结构,对于相同的算法,本文所提结构能够取得更高的硬件利用率、更短的计算延时以及更低的功耗开销。尽管我们的设计主要面向于MIMO干扰消除算法,但是我们认为该结构具有很好的灵活性潜力,能够支持更多的算法,具有很强的实用价值。