为解决传统无线电接收机中频模块对硬件依赖性强和信号适应性差的问题,同时满足不同通信系统的工作频段、调制方式和通信协议硬件兼容的要求,分别以Quartus II10.0和Altium Designer Winter09为软、硬件集成开发环境,以EP3C40F484C6 FPGA、AD6654和CDCE62005分别为主控芯片、数字下变频(DDC)芯片和时钟芯片,开发出了软件无线电接收机数字中频模块(简称数字中频模块)。　　 本论文首先分析了数字中频模块的发展现状及存在的问题,研究了数字中频模块设计的理论基础,提出了其设计的目标及方案。其次,通过主控芯片、DDC芯片、时钟芯片的选型与配置、通信接口设计、原理图绘制、印制PCB板等工作,设计实现了数字中频模块的硬件电路。其三,使用verilog语言,通过配置芯片的参数、锁相环(PLL)的实现、SPI总线的工作原理及实现方式、半带滤波器(HBF)的MATLAB仿真及代码实现等研究工作,实现了数字中频模块的软件功能。最后,分别对硬件电路和软件代码进行了模块调试及整体调试,并对调试的过程和结果进行了分析和总结。　　 通过对所设计的数字中频模块的调试和性能分析,结果表明:该数字中频模块具有集成度高、二次开发灵活性强、性能稳定等特点,可支持TD-SCDMA、WCDMA、CDMA2000和GSM四种调制制式,充分体现了软件无线电开放性、标准化、模块化、通用性的基本思想。本课题的研究为数字中频模块的设计与实现提供了一种较好的解决方案。