通信领域中,移动通信技术是最具发展前途的通信方式。随着用户对数据传输业务提出更高的要求,在下一代移动通信系统中,在保证信道传输的可靠性和快捷性方面,有很多编码技术有待研究。LDPC(低密度奇偶校验码)作为一种高性能、低复杂度的实用好码,正受到越来越多人的关注,并逐渐成为编码界的研究热点。　　本文首先分析了对数似然比测度的BP译码算法、概率测度BP译码算法、修正的最小和译码算法,并分析他们在FPGA(现场可编程门阵列)上实现复杂度,最终选择采用了修正的最小和译码算法对后续的译码器结构进行设计。　　接着根据码长为18360,码率为0.83的码字结构,设计了一种采用了基于近似下三角矩阵的有效编码算法的编码器结构。编码器中,按照编码流程依次存储了输入信息位和编码产生的中间变量,并使用ROM预置了它们的读写地址和子矩阵的偏移量大小,使得整个编码的逻辑操作只有循环移位和异或的操作,简化了整个编码过程。　　然后根据扩展因子为180的准循环矩阵,并结合修正的最小和译码算法,设计了一种并行度为180的水平分层译码结构。译码器在提升数据吞吐率方面作了两点改进,首先,整个译码器采用了四个译码内核并行操作,在充分利用FPGA资源的基础上，提高了四倍的数据吞吐率;此外,在单个译码内核中,利用存储器可配置的特点,实现了两帧码字穿插译码,即译码内核在对一帧码字的校验节点更新的同时,对另一帧码字的变量节点进行更新,提高了两倍的数据吞吐率;然后,对传统的桶形移位寄存器的设计作了优化,通过存储校验矩阵的水平各层之间移位的相对偏移量,减少了一半的移位寄存器逻辑。　　最后,用modelsim对编码器和译码器的功能进行验证,并在altera公司Stratix IV系列的EP4SGX530芯片上综合测试。结果表明,在250MHz的时钟频率下,整个编译码系统达到了3Gbps的数据吞吐率。