近年来,随着轨道交通行业的迅速发展,基于通信的列车控制系统(Communication Based Train Control System, CBTC)也得到了广泛地应用。安全计算机系统是保障CBTC安全性和可靠性能的关键设备,本文面向CBTC系统的设计需求,应用近年来发展迅速的可编程片上系统(System on a Programmable Chip, SOPC)技术,设计了一种新型的通用安全计算机平台,并完成了样机制作和测试。本文首先介绍了与安全计算机和SOPC技术相关的背景知识,并对国内外研究现状做了调查。接着分析对比了三种轨道交通领域内常用的安全冗余结构——“双机热备”、“三取二”和“二乘二取二”,以及应用多核SOPC技术构建二乘二取二安全计算机系统多重优势。在前述分析的基础上,论文详细叙述了在Altera公司的FPGA芯片内构建双NiosⅡ软核的过程。针对双核结构中的系统组件、内部连接、通信方式、存储器配置以及地址分配等多个关键问题给出了具体的解决方案,在单芯片内实现了双软核的独立同步运行。本文还自主设计了与双软核相连的硬件二取二总线数据比较器,组成二取二处理器构架。为了保证比较器的安全性和可靠性,比较器本身被设计成了二取二结构。双路比较通道同步完成CPU数据的CRC校验、数据对比、安全动态信号输出等任务。除非双路数据核校都通过,否则输出将导向安全侧。此外,本文还依据CBTC系统的运行需求,设计了包括串行总线、CAN总线、双环以太网以及本地总线在内的多种接口电路和必要的外围模块,配合二取二处理器结构组建出完整的二乘二取二安全计算机系统。文中详述了各硬件模块的组成结构及设计方案,并给出了具体的电路设计图。在硬件平台的基础上,文章对安全计算机的软件结构进行分析,实现了平台层软件中的初始化、状态同步、任务调度以及主备系切换等关键功能。为了论证安全计算机平台的安全性和可靠性,论文依据RAMS标准的需求,通过Markov模型以及可靠性框图的方法进行了建模分析,并通过与传统多CPU二取二结构的对比,论证了本设计在可靠性上的独特优势。在已完成的安全计算机平台样机上,本文对其主要功能进行了仿真和测试,验证了设计成果。本论文的主要创新点在于将SOPC多核技术与安全冗余结构相结合,使用单芯片FPGA实现了二取二处理器构架。并在此基础上完成了新型二乘二取二安全计算机平台原型样机的制作、仿真以及测试。