模数转换器（Analog-to-Digital Converter,ADC）几乎是每个复杂集成电路的基本组成部分。尤其近年来,无线通信的迅猛发展为ADC在其中的应用提供了非凡的机遇。高度数字化的逐次逼近型（Successive Approximation Register,SAR）ADC依托先进制程,在性能表现上获得了巨大的进步,其速度、精度提升的同时依旧兼具低功耗优势,从众多ADC结构中脱颖而出。所以研究高性能SAR ADC以满足低功耗、高质量的无线通信要求显得至关重要。本文调研了国内外SAR ADC的研究现状,分析了ADC的几种常见结构,最终选定了全差分的电荷重分配型SAR ADC。本文建立了MATLAB行为级模型,并利用该模型对非理想因素进行了分析。采样开关采用栅压自举结构,提高了采样开关线性度。DAC采用两段分段电容阵列结构,有效减小了DAC的面积和功耗。DAC采用二进制权重重组技术,在不增加总电容的情况下引入冗余,放宽了DAC的建立时间要求,纠正了比较器误判。同时DAC设计中引入寄生电容校正技术,在不使用额外校正电路和转换周期的情况下,减轻寄生电容对DAC线性度影响。DAC开关切换方式采用部分单调切换方案,与单调切换方案相比,功耗减少50%,输出共模电平变化减小一半,有效降低了比较器动态失调。高精度高速比较器采用预放大结合动态锁存比较器,降低了比较器失调和延迟,蒙特卡洛仿真结果表明比较器失调电压为0.85m V。SAR控制逻辑电路将比较结果直接反馈到DAC开关控制端,提高了ADC的转换速度。本设计采用SMIC 55nm CMOS工艺完成了SAR ADC的电路和版图设计,核心版图面积为180μm×140μm。系统后仿真结果显示:采样速率为50MS/s,输入信号频率接近奈奎斯特频率时,信号噪声失真比为80.7d B,无杂散动态范围为86.1d B,总功耗为7.6m W。