论文部分内容阅读
摘 要：在经济技术快速发展的背景下，集成电路（IC）产业也发展迅速。集成电路将多个基本计算单元和有源器件集成在一个集成电路中，使电子产品体积更小，核心运算更快，以满足当今的计算和使用需求。全减器是芯片运算电路的核心和基本功能，实现了二进制减法运算。它是集成电路中最基本的单元，满足了人们对信息处理的最基本的需求。本设计介绍了全减器的基本知识。根据集成电路的设计方法和要求，进行全减器的逻辑电路图和版图设计。在逻辑电路图的设计中，我们运用所学知识，在全减器真值表的基础上构造原理图。在版图设计部分，介绍了如何用逻辑电路图设计全减器集成电路以及在绘制版图时应注意的细节。
关键词：集成电路;全减器;版图设计
一、前言
随着工业文明的快速发展，人们越加依赖电子产品。这些电子产品是集成电路发展的产物。集成电路将数亿个晶体管和有源器件集成在一块硅片上，使得携带电子产品更加容易。
本文研究的减法器作为集成电路芯片的核心运算单元，决定了芯片的速度。因此，一个合理、优良的全减器单元是一个好的CPU的基础。
接下来，本文将简要介绍全减法器的基本知识，根据逻辑电路图的功能分析设计逻辑电路图。通过本次设计对芯片的设计有一个初步的了解，对今后的其它设计有一定的参考意义。
二、全减器在集成电路中的作用
（一）全减器的简介
全减法是两个二进制数减法的运算单位。最简单的总减法器是基于标准结果和借来显示的。在二进制系統中通过借一取二来通过改变两个输出变量的电平，从而实现减法运算。在计算机中，通过一些计算可以被处理、加密以及用其他计算器解码。
（二）全减器的作用
数字减法器电路是构成集成电路的重要基础电路，是集成电路设计与分析的重要环节。在算术运算电路中，减法器作为组合逻辑电路的基本单元电路举例具有一定的代表性，熟悉全减器的逻辑功能以及电路实现有助于加深我们对组合逻辑电路的理解和掌握。
在电路工作过程中，延时使得电路在周期内得到的输出结果与理论上电路逻辑输出结果存在误差，可能导致整个电路工作异常甚至崩溃。而全减器是CPU等运算电路的核心，其速度和功耗等方面的性能直接影响到集成电路的整体性能。
三、CMOS全减器集成电路的原理图设计
（一）全减器原理分析
不带进位减我们称之为半减，带进位减称之为全减法。将两个多位二进制数相减，除了最低位以外，每一位都应该考虑来自低位的借位，即将两个对应位的加数和来自低位的借位3个数相减。这种运算称为全减，所用的电路称为全减器电路。
根据二进制运算法可以列出1位全减器的真值表，再根据真值表我们又可以分析出它的卡诺图，然后由卡诺图分析化简可得出逻辑函数，综上我们可以画出全减器的逻辑图
通过逻辑图我们了解到一个全减器是由两个异或门、三个与非门、及一个非门（通过反相器构成）来组成，这些门构成了全减器的功能。
（二）全减器原理图的设计
通过分析真值表及其逻辑式的演算结合元器件的特性设计出全减器的逻辑电路图，下面需要对其原理图进行设计，我们需要使用Tanner软件中的S-Edit来绘制电路原理图。
通过选取元件我们可以绘制反相器、两输入与非门和两输入异或门。为了达成目标，需要用到NMOS，PMOS，Vdd与Gnd这4个模块，所以我们要从组件库中复制NMOS，PMOS，Vdd与Gnd这4个模块到PLUS文件。在完成这些后，下面我们将会开始进行CMOS反相器、两输入与非门、两输入异或门的绘制。
完成我们所需器件原理图绘制之后，我们将参照逻辑电路图进行原理图的排版与连线，在连线中不能出现十字交叉及短路、断路现象，所有器件应准确接入电源。
四、版图设计
（一）设计版图的基础知识
在完成全减器电路的设计后，我们依照原理图进行其电路版图的设计。在设计开始前，我们需要先了解N阱（N-WELL）、有源区、多晶硅栅极和通孔及金属连线的定义和使用规则。
在COMS工艺中，N型晶体管直接做在晶片的衬底上，而P型晶体管需要做在N阱中的，所以在制作芯片时，我们要先轻参杂工艺来制作出N阱，再进行PMOS管的制作。
（二）通过软件设计全减器电路版图
我们通过Tanner软件中的L-Edit来编辑电路图，首先我们进入电路版图设计，
1.打开L-Edit程序，执行File-New命令，在菜单栏中输入本次工程名，完成后保存;
2.图层菜单标识及选取操作介绍：
在L-Edit软件编辑中，系统默认我们是在P型硅衬底上，所以我们在绘制过程中并不需要进行更改。
在软件主界面图中，左侧有一个Layers面板，鼠标单击下拉列表，便会看到绘制版图时需要选取的图层。
3.环境设定
在绘制版图之前，首先要有确实的大小，所以我们在绘图之前要设定坐标与实际长度的关系。接下来我们选择Setup命令，然后打开Design对话框，在Technology选项卡中出现使用技术的名称、单位与设定，我们选用技术单位Technology units为以Lambda为单位，而Lambda单位与内部单位Internal Unit的关系可在Technology setup选项组中进行设定。如下图所示，我们设定一个Lambda为1000个Internal Unit，也设定一个Lambda等于一个Micron。接着我们选择Grid选项卡，其中包括使用格点显示设定、鼠标停格设定与坐标单位设定。设定结果为1个格点距离等于1个坐标单位也等于1个Micron。
4.编辑组件
L-Edit编辑方式是以组件（Cell）为单位的，每一个文件可有多个组件，每一个组件表示一种电路图的布局说明，在我们每次打开新文件时也自动打开一个组建，L-Edit软件会自动为我们以CELL来命名保存，我们也可根据需要选择是否重命名。
6.绘制版图注意事项：
在使用L-Edit绘图时，应先考虑好各个元器件的摆放位置，如何巧妙地连接，巧妙运用到多层金属，也应考虑到电源线的走线。在确定这些后，我们也要考虑整体版图的景观，应做到注意对称性能的差异，这有主有提升电路性能。
芯片的输入和输出这两端，在左侧的为信号输入，右侧输出的最佳分配，这样我们就可以减少输出到地磁干扰的输入。
为传输高频信号，必须避免降低层间电容的干扰;同时由于金属或较长多晶硅材料的电阻效应，走长线会导致更大的电阻值，这样会产生防止寄生电阻而影响了电路的性能，所以在电路布线时不能走很长的线。
五、结束语
全减器是芯片运算电路的核心和基本功能，实现了二进制减法运算。
本论文主要使用集成电路进行全减的电路设计，设计中采用反相器、与非门、异或门，其特点是运用种类、数量最少的门电路，以减少电路中的信号延迟，提高运算速度，且其中的连线也较少，十分方便。我们在进行电路设计时，具体方法应视实际情况而定。
参考文献：
[1] 朱正涌，张海洋，朱元红.半导体集成电路[第2版][M]，北京：清华大学出版社，04.2009.
[2] 张渊.半导体制造工艺[M];北京：机械工业出版社，2011.
[3] 曾庆贵.集成电路版图设计[M]，北京：机械工业出版社，02.2008.
[4] 王强，钱声东，陈琳.电子技术与项目应用[M]，中国人民大学出版社，2012.
[5] 贾立新，何剑春，包晓敏.数字电路[M]，北京：电子工业出版社，10.2007.
[6] 张红.集成电路设计与项目应用[M]北京：机械工业出版社.
关键词：集成电路;全减器;版图设计
一、前言
随着工业文明的快速发展，人们越加依赖电子产品。这些电子产品是集成电路发展的产物。集成电路将数亿个晶体管和有源器件集成在一块硅片上，使得携带电子产品更加容易。
本文研究的减法器作为集成电路芯片的核心运算单元，决定了芯片的速度。因此，一个合理、优良的全减器单元是一个好的CPU的基础。
接下来，本文将简要介绍全减法器的基本知识，根据逻辑电路图的功能分析设计逻辑电路图。通过本次设计对芯片的设计有一个初步的了解，对今后的其它设计有一定的参考意义。
二、全减器在集成电路中的作用
（一）全减器的简介
全减法是两个二进制数减法的运算单位。最简单的总减法器是基于标准结果和借来显示的。在二进制系統中通过借一取二来通过改变两个输出变量的电平，从而实现减法运算。在计算机中，通过一些计算可以被处理、加密以及用其他计算器解码。
（二）全减器的作用
数字减法器电路是构成集成电路的重要基础电路，是集成电路设计与分析的重要环节。在算术运算电路中，减法器作为组合逻辑电路的基本单元电路举例具有一定的代表性，熟悉全减器的逻辑功能以及电路实现有助于加深我们对组合逻辑电路的理解和掌握。
在电路工作过程中，延时使得电路在周期内得到的输出结果与理论上电路逻辑输出结果存在误差，可能导致整个电路工作异常甚至崩溃。而全减器是CPU等运算电路的核心，其速度和功耗等方面的性能直接影响到集成电路的整体性能。
三、CMOS全减器集成电路的原理图设计
（一）全减器原理分析
不带进位减我们称之为半减，带进位减称之为全减法。将两个多位二进制数相减，除了最低位以外，每一位都应该考虑来自低位的借位，即将两个对应位的加数和来自低位的借位3个数相减。这种运算称为全减，所用的电路称为全减器电路。
根据二进制运算法可以列出1位全减器的真值表，再根据真值表我们又可以分析出它的卡诺图，然后由卡诺图分析化简可得出逻辑函数，综上我们可以画出全减器的逻辑图
通过逻辑图我们了解到一个全减器是由两个异或门、三个与非门、及一个非门（通过反相器构成）来组成，这些门构成了全减器的功能。
（二）全减器原理图的设计
通过分析真值表及其逻辑式的演算结合元器件的特性设计出全减器的逻辑电路图，下面需要对其原理图进行设计，我们需要使用Tanner软件中的S-Edit来绘制电路原理图。
通过选取元件我们可以绘制反相器、两输入与非门和两输入异或门。为了达成目标，需要用到NMOS，PMOS，Vdd与Gnd这4个模块，所以我们要从组件库中复制NMOS，PMOS，Vdd与Gnd这4个模块到PLUS文件。在完成这些后，下面我们将会开始进行CMOS反相器、两输入与非门、两输入异或门的绘制。
完成我们所需器件原理图绘制之后，我们将参照逻辑电路图进行原理图的排版与连线，在连线中不能出现十字交叉及短路、断路现象，所有器件应准确接入电源。
四、版图设计
（一）设计版图的基础知识
在完成全减器电路的设计后，我们依照原理图进行其电路版图的设计。在设计开始前，我们需要先了解N阱（N-WELL）、有源区、多晶硅栅极和通孔及金属连线的定义和使用规则。
在COMS工艺中，N型晶体管直接做在晶片的衬底上，而P型晶体管需要做在N阱中的，所以在制作芯片时，我们要先轻参杂工艺来制作出N阱，再进行PMOS管的制作。
（二）通过软件设计全减器电路版图
我们通过Tanner软件中的L-Edit来编辑电路图，首先我们进入电路版图设计，
1.打开L-Edit程序，执行File-New命令，在菜单栏中输入本次工程名，完成后保存;
2.图层菜单标识及选取操作介绍：
在L-Edit软件编辑中，系统默认我们是在P型硅衬底上，所以我们在绘制过程中并不需要进行更改。
在软件主界面图中，左侧有一个Layers面板，鼠标单击下拉列表，便会看到绘制版图时需要选取的图层。
3.环境设定
在绘制版图之前，首先要有确实的大小，所以我们在绘图之前要设定坐标与实际长度的关系。接下来我们选择Setup命令，然后打开Design对话框，在Technology选项卡中出现使用技术的名称、单位与设定，我们选用技术单位Technology units为以Lambda为单位，而Lambda单位与内部单位Internal Unit的关系可在Technology setup选项组中进行设定。如下图所示，我们设定一个Lambda为1000个Internal Unit，也设定一个Lambda等于一个Micron。接着我们选择Grid选项卡，其中包括使用格点显示设定、鼠标停格设定与坐标单位设定。设定结果为1个格点距离等于1个坐标单位也等于1个Micron。
4.编辑组件
L-Edit编辑方式是以组件（Cell）为单位的，每一个文件可有多个组件，每一个组件表示一种电路图的布局说明，在我们每次打开新文件时也自动打开一个组建，L-Edit软件会自动为我们以CELL来命名保存，我们也可根据需要选择是否重命名。
6.绘制版图注意事项：
在使用L-Edit绘图时，应先考虑好各个元器件的摆放位置，如何巧妙地连接，巧妙运用到多层金属，也应考虑到电源线的走线。在确定这些后，我们也要考虑整体版图的景观，应做到注意对称性能的差异，这有主有提升电路性能。
芯片的输入和输出这两端，在左侧的为信号输入，右侧输出的最佳分配，这样我们就可以减少输出到地磁干扰的输入。
为传输高频信号，必须避免降低层间电容的干扰;同时由于金属或较长多晶硅材料的电阻效应，走长线会导致更大的电阻值，这样会产生防止寄生电阻而影响了电路的性能，所以在电路布线时不能走很长的线。
五、结束语
全减器是芯片运算电路的核心和基本功能，实现了二进制减法运算。
本论文主要使用集成电路进行全减的电路设计，设计中采用反相器、与非门、异或门，其特点是运用种类、数量最少的门电路，以减少电路中的信号延迟，提高运算速度，且其中的连线也较少，十分方便。我们在进行电路设计时，具体方法应视实际情况而定。
参考文献：
[1] 朱正涌，张海洋，朱元红.半导体集成电路[第2版][M]，北京：清华大学出版社，04.2009.
[2] 张渊.半导体制造工艺[M];北京：机械工业出版社，2011.
[3] 曾庆贵.集成电路版图设计[M]，北京：机械工业出版社，02.2008.
[4] 王强，钱声东，陈琳.电子技术与项目应用[M]，中国人民大学出版社，2012.
[5] 贾立新，何剑春，包晓敏.数字电路[M]，北京：电子工业出版社，10.2007.
[6] 张红.集成电路设计与项目应用[M]北京：机械工业出版社.