论文部分内容阅读
在通信或雷达领域的高速实时信号处理中，通常包含大量的高速高阶FIR滤波器的设计。例如在雷达信号处理中，要进行数字正交采样和脉冲压缩器的设计，要求滤波器速率高，阶数大，运算量非常大。若使用DSP芯片则需多片处理完成，使得系统的工作延迟长、成本高、功耗大、调试困难。该文根据CSD（Canonic Signed—Digital）算法的思想，实现了高阶高速FIR滤波器的优化设计。该算法可显著降低算法的运算量，可用可编程逻辑器件迅速快捷地完成系统的硬件设计。文中举例用Altera公司的FPGA来实现数字正交采样和脉