论文部分内容阅读
针对主从式结构的高速串行通信需求，设计一种基于现场可编程逻辑阵列（FPGA）的高速串行通信接口方案，由FPGA实现双缓冲先进先出（FIFO）存储器及多通道异步收发器（UART）的扩展等通信接口功能，根据主从控制器间的通信协议完成串行通信软件设计，由ARM控制UART在3．125Mbps波特率下稳定工作，满足了主从控制器之间的高速串行通信要求。