论文部分内容阅读
结合单电子晶体管的FV特性和传统的CMOS工艺设计存储器的思想，设计实现了4×4位的只读存储器电路。该电路各主要组成部分均由单电子晶体管和MOS管的混合结构构成，通过对该电路进行SPICE仿真分析，验证了电路设计的正确性。研究表明，只读存储器的取数时间达到了纳秒级；该电路与纯SET实现的电路相比，驱动能力得到了提高；与传统晶体管实现的电路相比，具有高集成度、低功耗等优点。