论文部分内容阅读
为提高DSP处理器的执行效率,专门针对CPU指令处理速度与存储器指令存取速度不匹配问题,本文通过在CPU与主存储器之间设计了一款指令Cache,从而有效解决了上述问题。根据DSP四级流水线的特性,所设计的指令Cache采用直接映像机制;通过verilog实现指令Cache的编程,并使用Model Sim仿真软件对指令Cache进行了仿真验证,仿真结果表明指令Cache的效果符合预期。