一种用于32位CPU的CPL流水线乘加器的设计

来源 :微电子学 | 被引量 : 0次 | 上传用户：asdfzxcvasdf

【摘要】

：

综合的32位乘加器需采用5段流水线才能满足CPU的设计指标,但这样会造成与CPU指令流水线不匹配,带来了控制复杂化.为解决这个问题,采用互补传输门逻辑(CPL)设计了用于32位CPU

【作者】

：

赵楠李树国羊性滋

【机构】

：

清华大学

【出处】

：

微电子学

【发表日期】

：

2004年6期

【关键词】

：

乘法器乘加器互补传输门逻辑 BOOTH算法中央处理器 Multiplier Multiplier accumulator circuit Compleme

下载到本地 , 更方便阅读

下载此文赞助VIP

声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架

论文部分内容阅读

综合的32位乘加器需采用5段流水线才能满足CPU的设计指标,但这样会造成与CPU指令流水线不匹配,带来了控制复杂化.为解决这个问题,采用互补传输门逻辑(CPL)设计了用于32位CPU的高速乘加器,使其流水线段数从原来的5段缩减为与CPU指令流水线相匹配的3段,简化了控制、降低了功耗、节省了面积.

其他文献

预应力钢铰线加固技术

本文介绍了一种用高强钢铰线作为预应力补强拉杆对钢筋砼大梁进行加固的新方法--高强钢铰线预应力加固法的设计、施工和计算方法.

期刊

钢筋混凝大梁钢铰线预应力加固法

如何做好新形势下的企业档案工作

企业档案工作是我国档案事业的重要组成部分,是企业管理基础工作的组成部分,是维护企业经济利益、合法权益和历史真实面貌的一项工作.因此,做好企业档案工作具有十分重要的意

期刊

企业档案工作观念更新档案收集工作档案干部队伍建设档案鉴定工作

24位BOOTH乘法器核的一种有效BIST方法

针对24位BOOTH乘法器核的可测性问题,提出了一种有效的BIST(built-in self-test)设计方案.这种方案只需要对乘法器进行少量的改动,缺陷测试覆盖率可以达到95%左右.该方案还可

期刊

BOOTH乘法器BIST可测性设计缺陷测试覆盖率嵌入式核BOOTH multiplier Design for testability Built-i

药剂投加点对沉淀池出水浊度的影响

根据运河水厂实际生产情况，通过烧杯试验和生产实践研究PAC（聚氯化铝）、PAM（聚丙烯酰胺）投加点对沉淀池出水浊度的影响，结果表明：设置合理的药剂投加点，可以有效地改善絮凝与助凝效果

期刊

投加点PACPAM浊度

友和中心大厦基础承台及地下室底板大体积砼施工

1 工程概况友和中心大厦工程是由广州市花都第三建筑工程公司房产部兴建，华南理工大学建筑设计研究院设计，广州市花都第三建筑工程公司施工。友和中心大厦为26层，其中三

期刊

友和中心大厦基础承台地下室底板大体积混凝土施工

机构改革后机关档案员应处理好的几个问题

一、如何赢得领导对档案工作的关注和支持政府机关机构改革后,职能发生了很大的变化,从领导到每一个人都增加了紧迫感.档案的作用、价值和重要性毋庸置疑,档案工作要发展,领

期刊

机构改革机关档案员档案工作

一种用于32位CPU的CPL流水线乘加器的设计

与本文相关的学术论文