论文部分内容阅读
介绍了一种基于现场可编程门阵列(FPGA)的转速监测系统的设计与研发,该监测系统用于核电站主泵运行状态的监测。在FPGA单元设计中,采用周期测量法,并通过Verilog HDL描述语言的非阻塞赋值方法产生一个待测脉冲标志信号,有效提高了测试精度,同时将相对误差减少80%以上。为进一步提高系统的可靠性,采用FPGA为主,微处理器(W77E58)为辅的双机热备工作模式,经测试该系统精度达到0.1r/min。