论文部分内容阅读
提出了一种新颖的高速ＣＭＯＳ电压比较器的电路结构，它由一个差分输入组、两组串 ＣＭＯＳ锁存电路和两个ＣＭＯＳ倒相器所组成，并且在外部的三相不交叠时钟信号控制下进行流水线操作。整个电路根据标准的双吕布线１．５μｍ，ｎ阱工艺设计规则和工艺参数进行设计版图面积为为１００μｍ×８０μｍ。整个电路在５Ｖ单电源从电条件下进行具有８位精度的电压比较工作，在以最大采样频率（２００ＭＨｚ）工作时，功耗仅为１．２ｍＷ