论文部分内容阅读
科学级CCD驱动时序对CCD可靠、稳定的运行起着重要作用。针对e2v公司的CCD47-20BI AIMO(advanced inverted mode operation)提出了一种基于FPGA(field programmable gate array)的科学级CCD驱动时序的设计方案。该设计方案以Actel公司的FPGA-APA600为硬件设计平台,在LiberoIDEv9.0开发环境中,使用Verilog语言对驱动时序进行硬件描述,并采用第三方软件ModelSim6.0进行功能仿真。配合Matrox