论文部分内容阅读
本文设计出符合CCSDS标准的Turbo编译码器，包含伪随机序列模块与帧同步模块。在实现编码器时针对标准要求，对伪随机化处理及其恢复和帧同步检测提出了解决方案；而在相应的译码器设计中，本文权衡硬件实现复杂度与处理时延等因素，优先考虑面积因素提高元件的重复利用率和降低复杂度，并阐述了其实现过程。最后基于Verilog HDL设计出RTL级14位固点数据的Turbo编译码器以及仿真验证平台，与用MATLAB语言设计的相同指标的浮点数据译码器进行性能比较，得到设计验证。