论文部分内容阅读
为了满足高性能数字存储示波器波形显示的稳定性，介绍了以双口RAM IDT-70T3539M和EP1C4F324C8为主要器件搭建的数字存储示波器显示控制电路方案，详细讨论了 FPGA 内部各功能模块和液晶显示相关驱动程序的编写。与原显示方案相比，此方案更能满足示波器波形显示的各项性能指标要求。该显示方案实现了波形更新率为每秒2 000波形，支持分辨率为640×480和18 bit色的TFTLCD，并可实现多种显示方式。