论文部分内容阅读
千兆以太网收发器模拟前端的时钟恢复电路要求锁相环（PLL）能够提供“128相”等相位差的时钟信号。为了满足此要求，设计了一种相位插值电路，它在不增加四级VCO级数的基础上，对其输出时钟的相邻相位进行16插值。仿真结果表明，该插值电路使PLL的输出时钟相位从8相增加至128相，证明了电路的有效性。