论文部分内容阅读
介绍了FIR（有限冲击响应）数字滤波器的原理、结构和设计方法，运用VerilogHDL语言，在CycloneⅢ芯片（EP3C25F324C8NES）上，实现16阶分布式算法的FIR数字滤波器电路的设计。分布式算法FIR数字滤波器是基于ROM查找表，能够极大地减少硬件电路规模，实现流水线处理，提高电路的执行速度。16阶分布式算法的FIR数字滤波器所占CycloneⅢ芯片的资源小于1％，这给在同一块CycloneⅢ芯片上，实现滤波器与其它FPGA设计的综合提供了宽广的发展空间。