论文部分内容阅读
针对图形加速器中几何变换的特性,提出其软件设计模型,并采用并行流水线的结构,用硬件设计和实现了图形加速器中的几何变换单元,提高了图形加速器的运行速度;最后将电路下载到FPGA开发板进行了验证。实验结果表明,设计的几何变换电路可以实现其功能,且其并行设计在大规模数据处理过程中更能体现出其良好的性能。