论文部分内容阅读
针对高速模/数转换器件采用单片机控制存在的问题,结合AD7685的工作原理,采用FPGA控制A/D转换器工作,利用Verilog HDL硬件描述语言采用自顶向下的开发模式设计了AD7685采样控制器,并调用FPGA内部逻辑资源搭建而成的FIFO做为缓存。文中介绍了如何生成FIFO宏模块及其调用方法,同时给出了部分程序代码及采样控制电路在QuartusII软件下的仿真结果,并通过Alter公司的FPGA器件EP1C6Q144C8和GW48 EDA教学试验系统来实现A/D采集控制器。实践证明设计的电路能够稳定