论文部分内容阅读
介绍了电路的工作原理，对主要的延迟和选通控制单元及整体电路进行了模拟仿真，证明电路逻辑功能达到设计要求。根据电路的性能特点，采用绝缘体上硅结构，选用薄膜全耗尽SOICMOS工艺进行试制。测试结果表明：与同类体硅电路相比，工作频率提高三倍，静态功耗仅为体硅电路的10％，且电路的101级环振总延迟时问也仅为体硅电路的20％，实现了电路对高速低功耗的要求。