论文部分内容阅读
USB2.0协议规定了高速模式下的数据传输速度为480Mbps,可满足图像、音频信号等数据传输的要求.本文论述了USB2.0中链路层数据的传输机制和高速数字硬件模块功能,提出了一种新颖的基于全数字锁相环(ADPLL)的全速模式数据恢复电路,以及为满足480Mbps传输速度的高速编解码的并行设计方法.设计采用TSMC 0.25μm CMOS工艺库.电路的前后仿真结果表明设计的电路达到了480MHz的处理速度,并在FPGA上进行了功能验证.