论文部分内容阅读
中图分类号：TN742.1 文献标识码：A 文章编号：1009-914X（2013）36-0323-01
中波广播发射机载波频率振荡器能在531KHZ--1602KH频段内提供，1KHZ为间隔的1071个频率点。这些频点的载波振荡频率稳定度和精度都应满足系统的性能要求，并能迅速变换。显然常用的晶体振荡器无法满足上述要求，因为尽管晶体振荡器能提供高稳定的振荡频率，但其频率值单一，只能在很小的频率段内进行微调。频率合成技术则是能够实现上述要求的一种新技术，数字PLL频率合成器是目前应用最广泛的一种频率合成器，它与模拟PLL频率合成器的区别在于数字PLL中采用除法器（分频器），而不是用频率减法器来降低输入鉴相器频率的。由于分频器可以很方便的用数字电路来实现，而且还具有可储存可变换的功能。因此它比一般的模拟PLL频率合成器更方便、更灵活。此外，数字电路易于集成和超小型化。
PLL即相位锁定环路，它是自动控制两振荡信号频率相等和相位同步的闭环系统，频率合成是指用可变分频器的方法将一个（或多个）基准频率信号转换为频率按比例降低或升高的另一个（或多个）所需频率信号的技术，采用PLL技术的频率合成器称为锁相环路频率合成器，图（1）所示为数字PLL合成器的原理框图。它主要有鉴相器（PD），压控振荡器（VCO），基准晶体振荡器，基准分频器（1/R），前置分频器（1/K），可编程分频器也叫程控分频器（1/N），低通滤波器（LPF）等组成。可编程分频器的分频系数N由二进制码Po---Pn制定（如图1）。
其中鉴相器（PD）是完成压控振荡器（VCO）的输出信号U0（t），经前置分频和程控分频的信号Uf（T）与输入信号Ui（t）的相位比较，得到误差相位Φe（t）=Φf（t）-Φi（t），产生一个输出电压Ud（t），这个电压的大小直接反映两个信号相位差的大小，电压的极性反应输入信号Ui（t）超前或滞后于Uf（t）的相对相位关系。由此可见，PD在环路中是用来完成相位差电压转换作用，其输出误差电压是瞬间相位的函数。低通滤波器（LPF）滤除Ud（t）中的高频分量与噪声成分，得到控制信号Uc（t），压控振荡器（VCO）受Uc（t）控制，使振荡频率经前置和程控分频后其fPLL不断向输入信号频率fR靠近，使Φe（t）逐渐减小，若干循环后，使Φe（t）趋于较小的不变常数值Φe∞称为环路剩余相位差，实现fPLL准确跟踪fR，则环路被锁定。环路锁定的充分必要条件是Φe（t）=Φe∞，fPLL=fR。
基准分频器，前置分频器，是固守分频比的分频器。可编程分频器的分频系数N是可变的。工作时，送入二进制码Po-Pn，去程控分频器，调整其分频系数N，使VCO输出频率fo经K次前置分频器，N次程控分频器后得到的频率fPLL=fo/（K·N）的信号送至PD。另外基准频率振荡器fR经R次分频得到的频率fR=fr/R的信号也送至PD，两信号在PD中进行频率相位比较，得到误差电压Ud（t），经LPF送至VCO的压控频率控制端，直至fPLL=fR时环路锁定，信号流程为（如图2）：
可见环路锁定时有：fo/（K·N）=fr/R=fR，或fo=K·N·（fr/R）=K·N·fR，fr是由石英晶振產生。因此，由PLL得到的VCO信号fo具有与石英晶振相当的稳定度，因为K、R、fR为固定数值，故fo正比于No，这样当要设定某一载波频率时，只需改变可编程分频器的分频系数N即可。
数字PLL频率合成器的原理虽然较复杂，但使用时却较简单方便。现以维语558KHZ为例，简要说明其使用方法：我台使用的数字PLL频率合成器型号为ST9800，频率范围为531KHZ--1601KHZ，频率间隔为1KHZ，频率稳定度为1×10-7天。逻辑信号为12位二进制码，P0--P11为12位二进制码，P0--P11为12个开关，当开关置“ON”时为“0”，置“OFF”时为“1”。在具体使用时，只需将十进制数（558）10变换为二进制数（1000101110）2，按下表所示顺序输入，此逻辑信号即可得到558KHZ的载波频率（如表1）。
中波广播发射机载波频率振荡器能在531KHZ--1602KH频段内提供，1KHZ为间隔的1071个频率点。这些频点的载波振荡频率稳定度和精度都应满足系统的性能要求，并能迅速变换。显然常用的晶体振荡器无法满足上述要求，因为尽管晶体振荡器能提供高稳定的振荡频率，但其频率值单一，只能在很小的频率段内进行微调。频率合成技术则是能够实现上述要求的一种新技术，数字PLL频率合成器是目前应用最广泛的一种频率合成器，它与模拟PLL频率合成器的区别在于数字PLL中采用除法器（分频器），而不是用频率减法器来降低输入鉴相器频率的。由于分频器可以很方便的用数字电路来实现，而且还具有可储存可变换的功能。因此它比一般的模拟PLL频率合成器更方便、更灵活。此外，数字电路易于集成和超小型化。
PLL即相位锁定环路，它是自动控制两振荡信号频率相等和相位同步的闭环系统，频率合成是指用可变分频器的方法将一个（或多个）基准频率信号转换为频率按比例降低或升高的另一个（或多个）所需频率信号的技术，采用PLL技术的频率合成器称为锁相环路频率合成器，图（1）所示为数字PLL合成器的原理框图。它主要有鉴相器（PD），压控振荡器（VCO），基准晶体振荡器，基准分频器（1/R），前置分频器（1/K），可编程分频器也叫程控分频器（1/N），低通滤波器（LPF）等组成。可编程分频器的分频系数N由二进制码Po---Pn制定（如图1）。
其中鉴相器（PD）是完成压控振荡器（VCO）的输出信号U0（t），经前置分频和程控分频的信号Uf（T）与输入信号Ui（t）的相位比较，得到误差相位Φe（t）=Φf（t）-Φi（t），产生一个输出电压Ud（t），这个电压的大小直接反映两个信号相位差的大小，电压的极性反应输入信号Ui（t）超前或滞后于Uf（t）的相对相位关系。由此可见，PD在环路中是用来完成相位差电压转换作用，其输出误差电压是瞬间相位的函数。低通滤波器（LPF）滤除Ud（t）中的高频分量与噪声成分，得到控制信号Uc（t），压控振荡器（VCO）受Uc（t）控制，使振荡频率经前置和程控分频后其fPLL不断向输入信号频率fR靠近，使Φe（t）逐渐减小，若干循环后，使Φe（t）趋于较小的不变常数值Φe∞称为环路剩余相位差，实现fPLL准确跟踪fR，则环路被锁定。环路锁定的充分必要条件是Φe（t）=Φe∞，fPLL=fR。
基准分频器，前置分频器，是固守分频比的分频器。可编程分频器的分频系数N是可变的。工作时，送入二进制码Po-Pn，去程控分频器，调整其分频系数N，使VCO输出频率fo经K次前置分频器，N次程控分频器后得到的频率fPLL=fo/（K·N）的信号送至PD。另外基准频率振荡器fR经R次分频得到的频率fR=fr/R的信号也送至PD，两信号在PD中进行频率相位比较，得到误差电压Ud（t），经LPF送至VCO的压控频率控制端，直至fPLL=fR时环路锁定，信号流程为（如图2）：
可见环路锁定时有：fo/（K·N）=fr/R=fR，或fo=K·N·（fr/R）=K·N·fR，fr是由石英晶振產生。因此，由PLL得到的VCO信号fo具有与石英晶振相当的稳定度，因为K、R、fR为固定数值，故fo正比于No，这样当要设定某一载波频率时，只需改变可编程分频器的分频系数N即可。
数字PLL频率合成器的原理虽然较复杂，但使用时却较简单方便。现以维语558KHZ为例，简要说明其使用方法：我台使用的数字PLL频率合成器型号为ST9800，频率范围为531KHZ--1601KHZ，频率间隔为1KHZ，频率稳定度为1×10-7天。逻辑信号为12位二进制码，P0--P11为12位二进制码，P0--P11为12个开关，当开关置“ON”时为“0”，置“OFF”时为“1”。在具体使用时，只需将十进制数（558）10变换为二进制数（1000101110）2，按下表所示顺序输入，此逻辑信号即可得到558KHZ的载波频率（如表1）。