论文部分内容阅读
全数字延时锁定环在现代超大规模系统芯片集成中具有重要的作用，用于解决时钟偏差和时钟生成问题。传统的全数字逐次逼近寄存器延时锁定环存在谐波锁定、死锁和锁定时间比理论时间长的问题。为此，通过改进逐次逼近寄存器的电路结构，采用可复位数控延时线，设计一种改进型宽范围全数字逐次逼近延时锁定环，以解决谐波锁定和死锁问题。基于中芯国际0．18μmCMOS数字工艺，实现一个6位全数字逐次逼近寄存器延时锁定环。仿真结果表明，最长锁定时间为6个输入时钟周期，验证了所提方法的正确性。