论文部分内容阅读
介绍了一种以FPGA为核心逻辑控制模块的数据采集系统的设计。设计中采用了16位的AD8405作为模数转换器，FPGA作为中心逻辑控制模块，对弹上的不同速率的模拟信号与接收的数字信号进行采集，并将采集的信号通过数据帧格式的形式混合编帧和存储，再通过串口完成与上位机的通信。FPGA模块采用VHDL语言进行设计。该系统在测试状态下通过地面测试系统对该采编器的采集过程进行实时监测，并对其功能进行检测。