论文部分内容阅读
提出了一种基于查找表的移位寄存器链的设计,以查找表的配置存储单元作为移位模块,以查找表的输入信号作为移位地址选择信号,通过对时钟和写使能的控制进行移位操作。1个查找表最大实现32个时钟周期的移位操作,4个查找表通过配置,可实现4条相互独立的32位移位寄存器链,或首尾级联实现一个128位的移位寄存器链。基于28 nm工艺,对所设计的结构进行了仿真和优化,并对电路进行了多项目晶圆流片。测试结果与仿真匹配良好,实现了32×4和128×1的移位功能,且最高工作频率达到500 MHz,与参考芯片