论文部分内容阅读
提出了一种采样平均的处理方法 ,将每毫秒 50 0 0点的采样信号变成每毫秒 1 0 2 4点 ,并利用现场可编程门阵列 (FPGA—fieldprogrammablegatearray)实现了这种方法。利用Matlab进行的仿真和ISE(insystememulator)综合结果表明这种方法不会影响信噪比 ,而且简化了接收机的相关处理器 ,节省了FPGA资源 ,降低了接收机成本 ,提高了处理速度 ,加快了设计进程