论文部分内容阅读
本文介绍了一种SoC芯片架构，及其在0．18μmCMOS工艺上以Talus为主导EDA工具的物理实现。该芯片包含41个时钟域，4种低功耗工作模式，2个相互隔离的1．8V内部电源域，约有65万个标准单元，94个宏模块，250个pad，合计约900万个逻辑等效门，3600万个晶体管，芯片面积10．5mm×10．5μm。