论文部分内容阅读
为了解决宽带数据采集中由于传输线延时不一致造成的数据误采集的问题，首先从数据传输线电平转换机理人手分析了这一问题的原因所在，在此基础上，给出了估算采集对钟相位失真程度的一种简便测试方法，并分析了基于FPGA实现的两种时钟相位校正方法，即DPLL法和LogicCell法；最后，利用FPGA集成开发环境QuartusII对这两种相位校正方法的性能进行了仿真和比较，结果表明，这两种方法都具有精确的可控性。