面向低抖动GPU像素Cache的像素写合并缓冲技术

来源 :微电子学与计算机 | 被引量 : 1次 | 上传用户：fgjfg111

【摘要】

：

图形处理器像素Cache访问时抖动发生频繁,很大程度的影响了图形处理器的性能.通过研究图形处理器中多数据流处理的并行化特征,提出了一种像素写合并缓冲技术,在数据写入像素Cache前,根据地址对像素进行合并后再对Cache进行访问,能够减少对Cache的访问次数,降低Cache抖动,提高Cache性能.使用写合并缓冲技术能将Cache抖动平均降低60%,最大降低70%,测试表明像素Cache的写合并

【作者】

：

张淑田泽郑新建张骏许宏杰王维

【机构】

：

西安翔腾微电子科技有限公司,中国航空工业集团西安航空计算技术研究所,集成电路与微系统设计航空科技重点实验室

【出处】

：

微电子学与计算机

【发表日期】

：

2019年07期

【关键词】

：

Cache抖动像素缓冲数据合并图形处理器 Cache thrash pixel buffer data merge GPU

【基金项目】

：

十三五预研项目(31513010202),核高基重大专项(2016ZX01012101-004).

下载到本地 , 更方便阅读

下载此文赞助VIP

声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架

论文部分内容阅读

其他文献

用开放的、实事求是的态度研究社会发展规律——西方“第三条道路”的社会治理模式及其启示

西方"第三条道路"作为一种新的理论和实践,是西方国家面对全球化的挑战和机会,缓解资本主义内在矛盾所做的回应和努力.它不涉及社会主义与资本主义间的意识形态争论及制度选

期刊

实事求是社会发展规律西方“第三条道路”社会治理模式比较研究the Third Path? the social governing compari

RS码和双总线结构的高性能闪存图像存储器

空间存储器存在高能粒子反转问题,提出了采用变长匹配的RS码纠错的大容量NAND型闪存图像存储器.为保证存储器实时纠错编译码时不影响持续读写速度,提出了主副总线的闪存和SRAM阵列备份的体系结构.在此基础上,针对图像数据源分辨率变化和NAND闪存是页存储体系的特点,提出了变长匹配的RS码字页编程方法,可纠错有限字节的随机错误,实现图像数据源、纠错码和闪存存储的匹配.针对突发长码错误,提出了固定周期的

期刊

RS码双总线结构纠错匹配NAND闪存数据交织Reed-Solomon code dual bus architecture error corre

面向低抖动GPU像素Cache的像素写合并缓冲技术

其他学术论文