论文部分内容阅读
基于SRAM的FPGA由于其可编程、可升级的特性，被广泛应用于现代通信系统中。由于其易失性，每次上电后都需要重新对FPGA进行加载。随着通信系统复杂度的提高，FPGA配置文件越来越大，加栽时间越来越长，严重影响系统的启动时间。为了提高FPGA的加栽效率，在此提出一种通过CPLD进行FPGA串行加载的方案。通过验证，该方法既能能提高FPGA加栽效率，又能节省CPU和FPGA的GIPO管脚，降低系统启动时间，非常适用于现代复杂通信系统。