论文部分内容阅读
研究了满足ITUG.975.1协议规范的高速RS-BCH级联码编解码器的设计,其中包括并行编码器、8个RS解码器和8个并行度为8的BCH解码器。采用流水线和并行技术相结合的方法提高了速度。通过解关键方程模块的共享,节省了硬件资源,实现了速度与面积的良好折中。该编解码器已在Xilinx Vertex5 FPGA上实现,并进行了测试,结果表明能够在156MHz时钟频率下稳定工作,数据率可达10Gb/s。