论文部分内容阅读
迄今为止，SDRAM存储器的扩容完全依赖于半导体工艺水平的升级，而提速取决于对时钟的利用方式。DDR3 SDRAM已达8倍速率，再提速已很困难。提出一种新型串行访问的SDDR存储器结构和片内串行只写总线，将DDR存储器封装成消息连接的构件，将访问存储器的命令、地址和数据等信息打成消息报包，经片内串行只写总线与构件化的DDR存储器交换信息。 SDDR存储器减少了引脚，连接简单并且抗干扰能力强、可靠性高，易于扩容和进一步提升时钟速率，具有明显的实用前景。