论文部分内容阅读
文中从控制信号和数据通路两个方面入手，设计了信号在不同时钟域之间的同步电路。采用直接锁存法和锁存反馈法来控制信号的跨时钟域传递，电路简洁、高效；采用异步FIFO（First In First Out）实现数据信号的同步，并通过格雷码和两级锁存来进行指针的跨时钟域传递，FIF0缓冲区的空满判断采用修改后的格雷码，对n＋1位的编码可以节省（n^2-n-2）／2次异或操作。该设计解决了信号跨时钟域传递时可能出现的亚稳态问题。