【摘 要】
：
物理不可克隆函数(PUF)作为一种可有效地应对硬件安全问题的电路结构,在近些年得到了广泛的关注.环形振荡器(RO)PUF由于不需要完全对称的布线方式,因此被认为是最理想的PUF结构之一.现有的ROPUF设计愈加复杂且需要“硬宏”来固定电路,这导致PUF的移植性很差.文章利用FPGA中固有的进位逻辑资源实现RO PUF,通过将3个进位逻辑中的11个异或门级联,经配置实现11阶振荡环,有效解决了可移植性问题,避免了使用“硬宏”来固定电路.采用Xilinx Spartan-6,对提出的结构进行实验.实验结果表明
【机 构】
：
合肥工业大学微电子学院,合肥230000
论文部分内容阅读
物理不可克隆函数(PUF)作为一种可有效地应对硬件安全问题的电路结构,在近些年得到了广泛的关注.环形振荡器(RO)PUF由于不需要完全对称的布线方式,因此被认为是最理想的PUF结构之一.现有的ROPUF设计愈加复杂且需要“硬宏”来固定电路,这导致PUF的移植性很差.文章利用FPGA中固有的进位逻辑资源实现RO PUF,通过将3个进位逻辑中的11个异或门级联,经配置实现11阶振荡环,有效解决了可移植性问题,避免了使用“硬宏”来固定电路.采用Xilinx Spartan-6,对提出的结构进行实验.实验结果表明,设计的RO PUF实现了50.65％的均匀性、48.48％的唯一性和1.56％的误码率.该设计方法具有易于实现、资源占用形式单一、无需手动布局布线等特点.
其他文献
尽管进入中国已经35年,肯德基所属的百胜中国却似乎仍未学会中餐该怎么做.随着旗下仅剩的5家中式连锁快餐东方既白将在今年永久关闭,百胜中国首次孵化中餐历时17年后宣告失败.在百胜中国手中,耗巨资收购而来的连锁火锅品牌小肥羊、焖锅品牌黄记煌,均发展得不如预期.难道美式炸鸡的杠把子,真的做不好中餐?
大整数乘法是密态数据计算中最为耗时的基本运算操作,提高大数乘法单元的计算速度在全同态加密机器学习等应用中尤为重要.提出了一种输入数据位宽为768 kbit的高速大整数乘法器设计方案,将核心组件64 k点有限域快速数论变换(NTT)分解成16点NTT实现,并通过算法分治处理,细化16点NTT的流水线处理过程.采用加法和移位来实现模减计算单元,并利用高效的无冲突地址生成算法完成数据交互,实现大整数乘法的高速化.该乘法器最后被部署在Altera Stratix-V FPGA开发板上,实验结果表明,电路工作频率为
继开启茶饮外送业务后,海底捞开始新一轮外送产品创新.3月6日,海底捞宣布开启烧烤食材外送业务,目前已在北京、成都等部分外送门店上线烧烤食材产品,包括生肉串产品、烤锡纸菜品、烧烤小料、烧烤工具等.其实,在食材供应赛道上,海底捞一直在探索,此前就开了一家线下食材供应超市.而在火锅市场竞争白热化的情况下,海底捞也亟待从产品及场景多个角度开启差异化布局以巩固市场.
基于65 nm CMOS工艺设计了一种可用于脉冲神经网络系统的低功耗、高能效、结构紧凑的突触电路.突触电路采用开关电容电路结构,直接接收来自神经元电路的脉冲信号,根据脉冲时间依赖可塑性(STDP)学习规则调节突触权重,并实现了权重学习窗口的非对称性调节,使突触电路可以适应不同情况.仿真结果表明,突触电路耗能约为0.4 pJ/spike.
采用巧妙的电路结构和模拟信号处理方式,设计了一种从杂波中提取弱小脉冲信号的电路.首先对输入信号进行饱和放大,然后分两级进行滤波.将一级滤波输出信号与二级滤波输出信号在比较器中进行比较,从而产生脉冲信号,输出脉冲宽度可调.该电路结构简单,使用元器件较少,便于小型化.采用厚膜工艺加工制作该电路.结果表明,该电路的脉冲宽度误差为1.0％,输出脉冲延迟时间为51 ns.该电路具有检测弱小信号能力强、脉冲宽度变化小、抗干扰强、体积小、功耗低、一致性好等特点,适用于批量生产.
介绍了多晶硅电阻非线性度对信号链整体电路性能的影响,分析了多晶硅电阻非线性产生的原因.提出了衬底电位补偿和组合多晶补偿两种非线性补偿设计方法.采用仿真和测试,对比了未经补偿、新补偿方法的12位D/A转换器的性能.结果表明,经过多晶硅电阻补偿和非线性补偿后的D/A转换器达到了更优的线性度.
提出了一种性能多种重构的高频压控有源电感(HFVCAI).电路主要由第一回转回路、第二回转回路以及调控支路构成,且第一回转回路和第二回转回路并联,调控支路与第一回转回路连接,两个回转回路均配置了外部调控端.通过协同调节3个外部调控端,可对HFVCAI的性能进行3种重构:在高频工作区能够对电感值进行大范围调控,且同时能保持Q值有较大值;在不同频率下能够同时保持Q峰值和电感值基本不变;能够实现在对工作频带大范围调控时,电感值峰值保持基本不变.结果表明,在5.10～6.60 GHz高频区,电感值的调控范围大于2
并联电路E类功率放大器(PA)具有结构简单和高效的优点,因而被广泛应用.针对并联电路E类PA存在带宽较窄、效率较低的问题,对其输出匹配网络提出了一种改进方案.采用混合式π型结构作为PA的输出匹配网络,在较宽的工作带宽内完成了最佳阻抗与标准阻抗的转换,有效地抑制了二次谐波分量,提高了电路的效率.为了验证所提出理论的有效性,基于0.25μm GaN HEMT工艺设计了一种结构简单、高效率和高功率的单片集成E类功率放大器.版图后仿真结果表明,在2.5～3.7 GHz工作频率范围内,输出功率大于40 dBm,功率
基于传统异步FIFO延迟电路设计了 一种延迟可控的异步FIFO电路.该电路在实现数据跨时钟域传输的同时增加了延迟控制模块,通过调节读指针与写指针的差值实现整数延迟的控制,通过调节读时钟与写时钟的相位差实现高精度的小数延迟控制.建立VCS验证平台,进行功能验证.结果表明,该FIFO电路实现了数据跨时钟域传输和延迟动态控制,在多芯片同时工作时可用于补偿数据源未对齐引起的输出偏斜.基于180 nm标准CMOS工艺库完成逻辑综合,读、写时钟频率分别为389 MHz、778 MHz,占用逻辑资源面积41 071 μ
针对传统三倍频器输出功率和匹配性能差的问题,基于TSMC0.18μm CMOS工艺,提出一种用滤波器作为匹配电路的三倍频器.该三倍频器输出匹配性能好、功率损耗小,提高了三次谐波的输出功率.对晶体管静态特性进行分析,进一步提升输出功率.流片后的实测结果表明,在31.5～36 GHz输出频率范围内,输入功率为0 dBm时,最大输出功率为-6.2 dBm,基波抑制比大于12.35 dBc,二次谐波抑制比大于8.2 dBc.三倍频器的电源电压为1.8 V,直流功耗为36.9 mW.核心电路面积为0.35 mm2.