论文部分内容阅读
分布式Viterbi译码器是一种物理分散、逻辑统一的译码器.它在多个现场可编程阵列(FPGA)上实现各功能模块,以充分利用各FPGA的容裕量,达到系统资源分配的平衡.通过一个大规模设计中分布式Viterbi译码器实例的剖析,说明分布式结构设计的特点及实现技术.这里给出的Viterbi译码器实例对其他分布式FPGA器件的设计也有较高的参考价值.