论文部分内容阅读
为使高性能超标量处理器能够完成多条指令并行，寄存器堆需要提供多端口的高速访问。文章介绍了一种可写穿的16端口寄存器堆存储单元设计，在1.8V0．18μm CMOS工艺下，该存储单元的10个读口和6个写口均可以独立访问。存储单元设计中考虑了紧凑性、可靠性和功耗问题，并且制定了长线规划来减少版图设计中串扰噪声对功能的影响。仿真结果表明，该存储单元可以作为一种更优的实现方法。工作在500MHz主频下的寄存器堆内。