论文部分内容阅读
利用CMOS模拟电路设计了模拟概率计算模块，并以此为基础，通过晶体管级的模拟电路设计，构造了（5，2，3）网格码完整的新型模拟概率译码器，给出了模拟译码器的译码性能。当信噪比大于4．8dB时，对于950kHz的输入信号，输出没有错误。当输入信号为6MHz时，误码率约为10^-4。在5V工作条件下，译码器功耗为2．957mW。测试结果表明，在速度一定的条件下．与采用数字电路实现的译码器相比，该模拟译码器的功耗和芯片面积至少减少了一个数量级。该设计方法适用于实现网格码、Turbo码以及LDPC码等的模拟译码器