论文部分内容阅读
设计并讨论了一种高速CMOS全差分运算放大器。设计中采用了折叠共源共栅结构、连续时间共模反馈以及独特的偏置电路，以期达到高速及良好的稳定性。基于TSMC 0．25μm CMOS工艺，仿真结果表明，在2．5V的单电源电压下，运算放大器的直流开环增益为71．9dB，单何增益带宽为495MHz（CL=0．5pF），建立时间为24ns，功耗为3．9mw。