论文部分内容阅读
摘要： 描述SFI接口通道建模的细节，并对每个关键参数进行仿真计算，从而确定SFI接口信号完整性设计的优选方案。
关键词： SFI；S参数；插入损耗；过孔；微带线；带状线；回流路径
中图分类号：TP316.2文献标识码：A文章编号：1671－7597（2011）0720069－02
1 40G/100G以太网技术简介
随着高清电视、视频点播、2G/3G等宽带业务的快速发展，尤其是基于Internet的视频应用和P2P应用，使运营商网络的业务流量不断的增长。为了应对大容量网络的带宽要求，更高传输速率的传输技术不断的被提出。
IEEE于2006年7月成立了高速网络工作组（HSSG），重点对40GE和100GE标准目标进行定义，包括40Gb/S和100Gb/S两种速率。2007年12月，HSSG正式转变为IEEE 802.3ba任务组，其任务是制订在光纤和铜缆上实现40G和100G数据速率的标准，关键技术包含物理层通道汇聚技术、多光纤通道及波分复用技术。标准规定了物理编码子层（PCS）、物理介质介入子层（PMA）、物理介质相关子层（PMD）、转发错误纠正（FEC）各模块及连接接口总线。2010年6月，IEEE P802.3ba正式完成，由多个模块厂商组成的CFP多源协议联盟也发布了客户侧可热插拔光模块硬件和软件接口协议。到今天，国内外知名网络设备供应商，纷纷推出了自己的40G/100G网络设备，宣布了十万兆以太网时代的正式到来。
2 SFI接口简介
SFI（SFP+high speed serial electrical interface）接口是一种基于交流耦合的差分低电压高速接口，用于连接PHY和40G/100G光模块。SFI接口采用CML（Current Mode Logic）电平，幅值小于500mV，差分阻抗100Ω±10%。单通道速率在9.95328Gb/s～11.1Gb/s之间，本文讨论的速率是10.3125Gb/s。40G接口单方向由4个通道组成，100G接口单方向由10个通道组成。较高的传输速率，使该接口的信号完整性设计成为一个难题。
3 SFI接口设计的问题
SFI接口速率高达10.3125Gb/s，如何保证信号的完整性，是产品设计成功的关键。信号可以可靠传送多远？可以跨接插件吗？可以使用过孔吗？可以用普通的FR4材料来实现吗？这些问题一一摆在我们面前。
4 SFI通道建模
4.1 通道标准
根据SFF-8083的定义，SFI通道的S参数从ASIC的发送管脚开始，到模块连接器管脚为止。
4.2 通道描述
SFI接口采用交流耦合的方式连接。发送端的耦合电容在模块内置，接收端的必须添加，并靠经PHY芯片摆放。因此我们对情况更恶劣的接收通道（多一个电容）进行建模仿真。
我们对SFI通道进行建模，如图三，假设电容扇出需要一个过孔（Via），光模块连接器（connector）需要一个过孔。那么整个通道包括交流耦合電容、PCB走线、过孔，以及SFF-8083定义的连接器。具体如下：
通道1：
TOP层走线（包括焊盘）－AC电容－Via（反焊盘）－Botton层走线－连接器过孔（反焊盘）
通道2：
TOP层走线（包括焊盘）－AC电容－Via（反焊盘）－内层走线－连接器过孔（反焊盘）
其中TOP层走线是BGA封装的芯片从焊盘开始，到AC耦合电容的一段走线。AC耦合电容采用0402封装。Via采用10mil的孔，20mil的焊盘。Via模型还包括反焊盘，反焊盘（anti-pad）指的是负片中铜皮与焊盘的距离。在高速PCB设计中，较大的反焊盘尺寸可以减少容性负载，从而可以提高过孔阻抗，减小传输延时。Bottom层走线是整个通道最长的路径。连接器过孔是指光模块的连接器（压接封装）的管脚。
4.3 通道建模
十万兆以太网设备架构相对复杂，因此PCB一般需要采用12～16层，本文以12层板为例，进行建模仿真。12层的叠层结构，板厚2mm，结构如下：Top1-GND2-Signal3-Signal4-GND5-Power6-Power7-GND8-Signal9-Signal10-GND11-Bot12。其中5～8层使用2盎司铜厚，其它层均为0.5盎司。考虑到功耗较大，所以内层采用2盎司铜厚，以应对大电流通路。
按照4.2通道描述的内容，建立模型。
5 仿真
5.1 过孔
过孔的本身存在寄生参数，包括寄生电容和寄生电感，两者都会对我们的通道带来不利影响。因此总的原则是尽量的少使用或者不使用过孔。在这个设计实例中，我们不可避免的会使用到两次过孔。
5.1.1 寄生电容
如果已知过孔在GND层上的阻焊区直径为D2，过孔焊盘的直径为D1，PCB板的厚度为T，板基材介电常数为ε，则过孔的寄生电容大小可近似的用式（1）计算得到：
过孔的寄生电容带来的不利影响主要是延长了信号的上升时间。通过式（1）可知增大D2或者减小D1都可以减小寄生电容的值。由于受到制造成本及工艺复杂性的限制，我们不可能过度减小D1，从国内目前PCB制造厂商的能力来说，10mil/20mil的过孔是相对比较好的一个选择。某些情况也可以使用8mil/18mil的过孔，但是只有少数厂家可做。再小的孔就要用到激光钻孔会带来成本的大幅上升，不推荐使用。因此增大D2是一个相对理想的思路。
增加反焊盘或者减少过孔焊盘都可以增加D2。在制造工艺的限制下，我们不去考虑调整过孔焊盘的大小。那么就只能增加反焊盘直径了。但是随着反焊盘的加大，我们的信号的参考平面的完整性也将遭到破坏，使得过孔出来的那段走线没有参考平面，从而导致了阻抗的不连续。因此我们应该在这两者之间取得一个平衡。在上文建立的模型中，我们分别设置15mil、20mil、25mil和40mil，四种反焊盘。通过仿真可得出结论，当反焊盘取值25mil的时候，通道衰减最小。
5.1.2 寄生电感
过孔的寄生电感同样不利于信号的传输。假设过孔的长度为h，过孔直径为d，那么过孔的寄生电感可以通过式（2）来近似的获得：
从式（2）我们可以看出，增大过孔孔径或者减少过孔长度都可以减低过孔的寄生电感。但是过孔直径基本不可调整，而长度取决于板厚，似乎也不能调整。
5.1.3 尾桩
其实过孔的运用还会带来一个很重要的不利因素，那就是尾桩。过孔的作用是连接不同层的走线，当我们外层走线要切换内层的时候，就需要用到过孔。以12层板为例，信号从TOP层切换到Signal3，有用的过孔实际是第1层到第3层，后面第4层到第12层实际是一段无用的走线，像一截“尾巴（Stub）”。这个尾巴会带来反射等不良影响，并且尾巴越长影响越大，这就是尾桩效应。
我们对通道2建模，设置信号分别从不同的层切换。仿真结果显示，在除了Signal10切换以外，其余内层走线的尾桩效应都比较明显，如果使用这些层面走线的话，必须使用背钻技术，把这个尾巴截断。因此，推荐使用Bottom层或者Signal10层来处理SFI信号，这样既保证了走线质量，又不会增加额外的成本。另外内层不使用的过孔焊盘，也要删除，以进一步的减少尾桩效应，同时也可以减少寄生电容的影响。
5.1.4 GND伴随过孔
带状线和微带线都有参考平面，可以提供一个良好的回流路径。但是过孔没有，信号的回路可能要穿过不同的平面，从而使得信号的环路面积加大，易受干扰或者加大对外辐射的能量。因此，我们需要给过孔搭建一个回流通道，就是在信号孔的附近增加一个过孔，过孔的网络和带状线/微带线的参考层面保持一致。本文中采用的参考平面是数字地，因此伴随过孔的网络属性也是GND。因为SFI接口是差分线的形式，因此每处信号换层的过孔结构是GND-Signal-Signal-GND。
GND伴随过孔的距离对信号有影响，我们需要仿真推算它的最佳位置。我们以信号孔圆心为原点，GND孔的位置一共有5种：（0，34.5mil）、（0，69mil）、（0，100mil）、（34.5，34.5mil）、（34.5，69mil）。仿真结果可以看出，GND孔的位置对信号的影响还是比较小的.上述5种位置相对来说，（0，100mil）这个搭配对10.3125Gb/s的信号效果最好。
5.2 交流耦合电容
接收通道上有串联一个交流耦合电容。这个电容是一个阻抗不连续点。另外他的焊盘尺寸远大于走线宽度，因此有更大的寄生参数存在，加大了信号的回损。焊盘和它的参考平面形成了一个平行极板电容器，同过孔的寄生电容影响一样，它会延长信号的上升时间。
式中ε是电容率（介电常数），S是平行极板面积，D是平行极板间距。
因此减少这个寄生电容的值的办法是，加大平行极板的间距，减少极板面积。因此建议在电容正下方的参考平面，需要挖开一个与电容焊盘同面积（或者略大于）的铜皮，借此获得较小的寄生电容。
5.3 信号线
5.3.1 阻抗
信号线线宽加大，可以减少趋肤效应的影响。但是受布线空间及材料的限制，走线宽度没法设置得太大。经过多方测算，本文的案例设置如下：外层差分线的线宽线距为4.5mil/7.5mil，内层差分线的线宽线距为4.5mil/5.3mil。
阻抗的不连续会导致信号反射问题。因此，我们要找到各种阻抗不连续点，并加以修正。整个通道阻抗不连续点包括：器件焊盘及扇出部分的走线、过孔、参考层铜皮避让。另外差分线周围的铜皮也会影响信号的阻抗。
为了保证可生产，器件焊盘的尺寸无法修改，因此这部分的阻抗无法控制。焊盘扇出的走线受到布线空间的影响，有时候无法按预设的尺寸来走线，比如BGA封装的芯片要在两个焊盘之间走出一对差分线，我们除了改小线宽线距，没有更好的办法，通过这段狭窄空间后，才能恢复正常的设计参数，这样造成的阻抗不连续，也是无法修正的。
过孔的阻抗很难控制，我们通过反焊盘的设置，可以一定程度上改善这一点的阻抗连续性。根据前文的寄生电容和寄生电感公式，再结合阻抗计算公式（4），我们可以让过孔的阻抗尽量控制在要求的范围内。
过孔反焊盘会导致与过孔连接的那一段线没有参考平面，从而造成阻抗不连续，因此我们需要权衡这个取值，避免顾此失彼。如前文所述，反焊盘的取值在25mil时，能获得最小的插损。
差分线周围的铜皮也会影响走线阻抗。经过仿真计算，当差分线与周围铜皮的距离大于四倍线到参考层距离的时候，这个影响可以忽略。
5.3.2 信号线
插入损耗反映了信号经过传输线后，信号的衰减情况。信号线对高频信号的衰减主要取决于材料的物理特性，包括趋肤效应及介电损耗，当然阻抗不匹配也会存在不利的影响。综合前文的描述，我们对整个通道建模，现在可以确定最后一个变量：走线长度。
TOP层走线到AC耦合电容的距离要求尽可能的短，这段走线基本固定在500mil左右，无法调整。因此我们重点在于确认信号过孔到连接器过孔的这段走线长度，分带状线和微带线两种不同的情况分别进行仿真。
仿真结果显示，通道一，Bottom层走线（微带线）长度必须大于4800mil，小于8000mil。通道二，内层走线（带状线）长度必须大于2900mil，小于5500mil。
另外，需要注意差分信号的匹配，并且要求在整个通道的各个分段，都要求匹配。这就使得差分线正负信号的过孔，AC耦合电容位置要完全对称。任意位置出现了失配的情况，应在随后的走线中立即给予补偿，以避
免共模干擾的产生。
5.3.3 回流路径
信号的回路和信号通道本身一样的重要，并且它有一定的隐蔽性，往往更容易导致问题的发生。SFI接口的信号推荐使用完整的地平面作为参考层面。走线换层的时候，应尽量避免改变参考层，比如从地平面参考换成电源平面参考。如果这个变化不可避免，需要在两个参考层间增加耦合电容，来构建回流通道。
另外，信号线上过孔的回流路径，也很重要，前文对过孔设计的描述中，提到的GND伴随孔，它可以为信号过孔的提供一个更好的回流通道。
5.3.4 串扰
SFI接口是低振幅的信号，因此对于串扰带来的噪声比较敏感。串扰带来的噪声包括差模噪声和共模噪声。共模噪声会引起电磁兼容的问题，而差模噪声会引起信号抖动。串扰分为近端串扰和远端串扰。拉大信号之间的距离是解决串扰问题最直接有效的办法。我们可以根据芯片或者规范的要求计算出，线对间需要保持多大的间距。需要注意的是，当入侵信号与受害信号是反方向的时候，串扰的能量最大，因此一般推荐收发信号放在不同的层面去处理。
5.3.5 高频材料
如果空间限制，走线长度不够的情况下，我们必须使用到高频材料。比如选取N4000-13SI作为备用的高频材料，介电常数3.2，损耗角0.008。此时内外层线宽线距分别为5mil/7mil及6mil/7mil。经过仿真，整个通道损耗裕量保持与前面FR4材料一致的情况下，走线长度可以增加10%～15%。
6 结论
通过前文描述，我们可以得出结论，FR4板材可以满足SFI高速信号的要求。为了实现这个目的，我们需要采取以下措施：
1）每个通道的过孔不要超过2个，过孔需要考虑反焊盘及伴随孔。如果信号走内层，还要考虑运用背钻技术来减小尾桩效应。
2）交流耦合电容下方的参考层面需挖开。
3）走线建议走底层或者倒数第一个内层。
4）信号线长度要符合要求，其中微带线是4800mil～8000mil，带状线是2900mil～5500mil。
5）为了减少串扰，收发信号要在不同层面去处理。同层的差分对间间距也要尽可能的拉大，以减少串扰。
6）要注意回流路径的设计，保证整个回流路径的连续。
7）采用高频板材，可以进一步提高信号走线的长度。
参考文献：
[1]SFF-8431 Specifications for Enhanced Small Form Factor Pluggable Module SFP+ （Revision4.1）.
[2]IEEE Std 802.3ba.
关键词： SFI；S参数；插入损耗；过孔；微带线；带状线；回流路径
中图分类号：TP316.2文献标识码：A文章编号：1671－7597（2011）0720069－02
1 40G/100G以太网技术简介
随着高清电视、视频点播、2G/3G等宽带业务的快速发展，尤其是基于Internet的视频应用和P2P应用，使运营商网络的业务流量不断的增长。为了应对大容量网络的带宽要求，更高传输速率的传输技术不断的被提出。
IEEE于2006年7月成立了高速网络工作组（HSSG），重点对40GE和100GE标准目标进行定义，包括40Gb/S和100Gb/S两种速率。2007年12月，HSSG正式转变为IEEE 802.3ba任务组，其任务是制订在光纤和铜缆上实现40G和100G数据速率的标准，关键技术包含物理层通道汇聚技术、多光纤通道及波分复用技术。标准规定了物理编码子层（PCS）、物理介质介入子层（PMA）、物理介质相关子层（PMD）、转发错误纠正（FEC）各模块及连接接口总线。2010年6月，IEEE P802.3ba正式完成，由多个模块厂商组成的CFP多源协议联盟也发布了客户侧可热插拔光模块硬件和软件接口协议。到今天，国内外知名网络设备供应商，纷纷推出了自己的40G/100G网络设备，宣布了十万兆以太网时代的正式到来。
2 SFI接口简介
SFI（SFP+high speed serial electrical interface）接口是一种基于交流耦合的差分低电压高速接口，用于连接PHY和40G/100G光模块。SFI接口采用CML（Current Mode Logic）电平，幅值小于500mV，差分阻抗100Ω±10%。单通道速率在9.95328Gb/s～11.1Gb/s之间，本文讨论的速率是10.3125Gb/s。40G接口单方向由4个通道组成，100G接口单方向由10个通道组成。较高的传输速率，使该接口的信号完整性设计成为一个难题。
3 SFI接口设计的问题
SFI接口速率高达10.3125Gb/s，如何保证信号的完整性，是产品设计成功的关键。信号可以可靠传送多远？可以跨接插件吗？可以使用过孔吗？可以用普通的FR4材料来实现吗？这些问题一一摆在我们面前。
4 SFI通道建模
4.1 通道标准
根据SFF-8083的定义，SFI通道的S参数从ASIC的发送管脚开始，到模块连接器管脚为止。
4.2 通道描述
SFI接口采用交流耦合的方式连接。发送端的耦合电容在模块内置，接收端的必须添加，并靠经PHY芯片摆放。因此我们对情况更恶劣的接收通道（多一个电容）进行建模仿真。
我们对SFI通道进行建模，如图三，假设电容扇出需要一个过孔（Via），光模块连接器（connector）需要一个过孔。那么整个通道包括交流耦合電容、PCB走线、过孔，以及SFF-8083定义的连接器。具体如下：
通道1：
TOP层走线（包括焊盘）－AC电容－Via（反焊盘）－Botton层走线－连接器过孔（反焊盘）
通道2：
TOP层走线（包括焊盘）－AC电容－Via（反焊盘）－内层走线－连接器过孔（反焊盘）
其中TOP层走线是BGA封装的芯片从焊盘开始，到AC耦合电容的一段走线。AC耦合电容采用0402封装。Via采用10mil的孔，20mil的焊盘。Via模型还包括反焊盘，反焊盘（anti-pad）指的是负片中铜皮与焊盘的距离。在高速PCB设计中，较大的反焊盘尺寸可以减少容性负载，从而可以提高过孔阻抗，减小传输延时。Bottom层走线是整个通道最长的路径。连接器过孔是指光模块的连接器（压接封装）的管脚。
4.3 通道建模
十万兆以太网设备架构相对复杂，因此PCB一般需要采用12～16层，本文以12层板为例，进行建模仿真。12层的叠层结构，板厚2mm，结构如下：Top1-GND2-Signal3-Signal4-GND5-Power6-Power7-GND8-Signal9-Signal10-GND11-Bot12。其中5～8层使用2盎司铜厚，其它层均为0.5盎司。考虑到功耗较大，所以内层采用2盎司铜厚，以应对大电流通路。
按照4.2通道描述的内容，建立模型。
5 仿真
5.1 过孔
过孔的本身存在寄生参数，包括寄生电容和寄生电感，两者都会对我们的通道带来不利影响。因此总的原则是尽量的少使用或者不使用过孔。在这个设计实例中，我们不可避免的会使用到两次过孔。
5.1.1 寄生电容
如果已知过孔在GND层上的阻焊区直径为D2，过孔焊盘的直径为D1，PCB板的厚度为T，板基材介电常数为ε，则过孔的寄生电容大小可近似的用式（1）计算得到：
过孔的寄生电容带来的不利影响主要是延长了信号的上升时间。通过式（1）可知增大D2或者减小D1都可以减小寄生电容的值。由于受到制造成本及工艺复杂性的限制，我们不可能过度减小D1，从国内目前PCB制造厂商的能力来说，10mil/20mil的过孔是相对比较好的一个选择。某些情况也可以使用8mil/18mil的过孔，但是只有少数厂家可做。再小的孔就要用到激光钻孔会带来成本的大幅上升，不推荐使用。因此增大D2是一个相对理想的思路。
增加反焊盘或者减少过孔焊盘都可以增加D2。在制造工艺的限制下，我们不去考虑调整过孔焊盘的大小。那么就只能增加反焊盘直径了。但是随着反焊盘的加大，我们的信号的参考平面的完整性也将遭到破坏，使得过孔出来的那段走线没有参考平面，从而导致了阻抗的不连续。因此我们应该在这两者之间取得一个平衡。在上文建立的模型中，我们分别设置15mil、20mil、25mil和40mil，四种反焊盘。通过仿真可得出结论，当反焊盘取值25mil的时候，通道衰减最小。
5.1.2 寄生电感
过孔的寄生电感同样不利于信号的传输。假设过孔的长度为h，过孔直径为d，那么过孔的寄生电感可以通过式（2）来近似的获得：
从式（2）我们可以看出，增大过孔孔径或者减少过孔长度都可以减低过孔的寄生电感。但是过孔直径基本不可调整，而长度取决于板厚，似乎也不能调整。
5.1.3 尾桩
其实过孔的运用还会带来一个很重要的不利因素，那就是尾桩。过孔的作用是连接不同层的走线，当我们外层走线要切换内层的时候，就需要用到过孔。以12层板为例，信号从TOP层切换到Signal3，有用的过孔实际是第1层到第3层，后面第4层到第12层实际是一段无用的走线，像一截“尾巴（Stub）”。这个尾巴会带来反射等不良影响，并且尾巴越长影响越大，这就是尾桩效应。
我们对通道2建模，设置信号分别从不同的层切换。仿真结果显示，在除了Signal10切换以外，其余内层走线的尾桩效应都比较明显，如果使用这些层面走线的话，必须使用背钻技术，把这个尾巴截断。因此，推荐使用Bottom层或者Signal10层来处理SFI信号，这样既保证了走线质量，又不会增加额外的成本。另外内层不使用的过孔焊盘，也要删除，以进一步的减少尾桩效应，同时也可以减少寄生电容的影响。
5.1.4 GND伴随过孔
带状线和微带线都有参考平面，可以提供一个良好的回流路径。但是过孔没有，信号的回路可能要穿过不同的平面，从而使得信号的环路面积加大，易受干扰或者加大对外辐射的能量。因此，我们需要给过孔搭建一个回流通道，就是在信号孔的附近增加一个过孔，过孔的网络和带状线/微带线的参考层面保持一致。本文中采用的参考平面是数字地，因此伴随过孔的网络属性也是GND。因为SFI接口是差分线的形式，因此每处信号换层的过孔结构是GND-Signal-Signal-GND。
GND伴随过孔的距离对信号有影响，我们需要仿真推算它的最佳位置。我们以信号孔圆心为原点，GND孔的位置一共有5种：（0，34.5mil）、（0，69mil）、（0，100mil）、（34.5，34.5mil）、（34.5，69mil）。仿真结果可以看出，GND孔的位置对信号的影响还是比较小的.上述5种位置相对来说，（0，100mil）这个搭配对10.3125Gb/s的信号效果最好。
5.2 交流耦合电容
接收通道上有串联一个交流耦合电容。这个电容是一个阻抗不连续点。另外他的焊盘尺寸远大于走线宽度，因此有更大的寄生参数存在，加大了信号的回损。焊盘和它的参考平面形成了一个平行极板电容器，同过孔的寄生电容影响一样，它会延长信号的上升时间。
式中ε是电容率（介电常数），S是平行极板面积，D是平行极板间距。
因此减少这个寄生电容的值的办法是，加大平行极板的间距，减少极板面积。因此建议在电容正下方的参考平面，需要挖开一个与电容焊盘同面积（或者略大于）的铜皮，借此获得较小的寄生电容。
5.3 信号线
5.3.1 阻抗
信号线线宽加大，可以减少趋肤效应的影响。但是受布线空间及材料的限制，走线宽度没法设置得太大。经过多方测算，本文的案例设置如下：外层差分线的线宽线距为4.5mil/7.5mil，内层差分线的线宽线距为4.5mil/5.3mil。
阻抗的不连续会导致信号反射问题。因此，我们要找到各种阻抗不连续点，并加以修正。整个通道阻抗不连续点包括：器件焊盘及扇出部分的走线、过孔、参考层铜皮避让。另外差分线周围的铜皮也会影响信号的阻抗。
为了保证可生产，器件焊盘的尺寸无法修改，因此这部分的阻抗无法控制。焊盘扇出的走线受到布线空间的影响，有时候无法按预设的尺寸来走线，比如BGA封装的芯片要在两个焊盘之间走出一对差分线，我们除了改小线宽线距，没有更好的办法，通过这段狭窄空间后，才能恢复正常的设计参数，这样造成的阻抗不连续，也是无法修正的。
过孔的阻抗很难控制，我们通过反焊盘的设置，可以一定程度上改善这一点的阻抗连续性。根据前文的寄生电容和寄生电感公式，再结合阻抗计算公式（4），我们可以让过孔的阻抗尽量控制在要求的范围内。
过孔反焊盘会导致与过孔连接的那一段线没有参考平面，从而造成阻抗不连续，因此我们需要权衡这个取值，避免顾此失彼。如前文所述，反焊盘的取值在25mil时，能获得最小的插损。
差分线周围的铜皮也会影响走线阻抗。经过仿真计算，当差分线与周围铜皮的距离大于四倍线到参考层距离的时候，这个影响可以忽略。
5.3.2 信号线
插入损耗反映了信号经过传输线后，信号的衰减情况。信号线对高频信号的衰减主要取决于材料的物理特性，包括趋肤效应及介电损耗，当然阻抗不匹配也会存在不利的影响。综合前文的描述，我们对整个通道建模，现在可以确定最后一个变量：走线长度。
TOP层走线到AC耦合电容的距离要求尽可能的短，这段走线基本固定在500mil左右，无法调整。因此我们重点在于确认信号过孔到连接器过孔的这段走线长度，分带状线和微带线两种不同的情况分别进行仿真。
仿真结果显示，通道一，Bottom层走线（微带线）长度必须大于4800mil，小于8000mil。通道二，内层走线（带状线）长度必须大于2900mil，小于5500mil。
另外，需要注意差分信号的匹配，并且要求在整个通道的各个分段，都要求匹配。这就使得差分线正负信号的过孔，AC耦合电容位置要完全对称。任意位置出现了失配的情况，应在随后的走线中立即给予补偿，以避
免共模干擾的产生。
5.3.3 回流路径
信号的回路和信号通道本身一样的重要，并且它有一定的隐蔽性，往往更容易导致问题的发生。SFI接口的信号推荐使用完整的地平面作为参考层面。走线换层的时候，应尽量避免改变参考层，比如从地平面参考换成电源平面参考。如果这个变化不可避免，需要在两个参考层间增加耦合电容，来构建回流通道。
另外，信号线上过孔的回流路径，也很重要，前文对过孔设计的描述中，提到的GND伴随孔，它可以为信号过孔的提供一个更好的回流通道。
5.3.4 串扰
SFI接口是低振幅的信号，因此对于串扰带来的噪声比较敏感。串扰带来的噪声包括差模噪声和共模噪声。共模噪声会引起电磁兼容的问题，而差模噪声会引起信号抖动。串扰分为近端串扰和远端串扰。拉大信号之间的距离是解决串扰问题最直接有效的办法。我们可以根据芯片或者规范的要求计算出，线对间需要保持多大的间距。需要注意的是，当入侵信号与受害信号是反方向的时候，串扰的能量最大，因此一般推荐收发信号放在不同的层面去处理。
5.3.5 高频材料
如果空间限制，走线长度不够的情况下，我们必须使用到高频材料。比如选取N4000-13SI作为备用的高频材料，介电常数3.2，损耗角0.008。此时内外层线宽线距分别为5mil/7mil及6mil/7mil。经过仿真，整个通道损耗裕量保持与前面FR4材料一致的情况下，走线长度可以增加10%～15%。
6 结论
通过前文描述，我们可以得出结论，FR4板材可以满足SFI高速信号的要求。为了实现这个目的，我们需要采取以下措施：
1）每个通道的过孔不要超过2个，过孔需要考虑反焊盘及伴随孔。如果信号走内层，还要考虑运用背钻技术来减小尾桩效应。
2）交流耦合电容下方的参考层面需挖开。
3）走线建议走底层或者倒数第一个内层。
4）信号线长度要符合要求，其中微带线是4800mil～8000mil，带状线是2900mil～5500mil。
5）为了减少串扰，收发信号要在不同层面去处理。同层的差分对间间距也要尽可能的拉大，以减少串扰。
6）要注意回流路径的设计，保证整个回流路径的连续。
7）采用高频板材，可以进一步提高信号走线的长度。
参考文献：
[1]SFF-8431 Specifications for Enhanced Small Form Factor Pluggable Module SFP+ （Revision4.1）.
[2]IEEE Std 802.3ba.