论文部分内容阅读
针对静态随机存储器（SRAM）型现场可编程门阵列（FPGA）空间应用的问题,提出了基于FPGA星载抗辐射加固专用集成电路（ASIC）设计的全流程,并重点对扫描链设计、存储器内建自测试、自动向量生成、ASIC封装设计、散热设计、加电振动试验等关键点的设计方法和注意事项进行了介绍。通过设计、测试、封装、试验,实现了基于静态随机存储器型FPGA转化为抗辐射加固ASIC。ASIC抗辐射总剂量大于100krad（Si）,抗单粒子闩锁（SEL）阈值大于75 MeV·cm^2/mg,抗单粒子翻转（SEU）阈值