论文部分内容阅读
算术编码算法对于无损数据压缩是一种非常有效的方法，它已经被JPEG2000标准所采用。通过研究JPEG2000标准中的算术编码算法，设计了一种算术编码器的VLSI结构。该设计用Verilog语言进行了RTL级描述，然后用Modelsim对电路进行了仿真，经Quartus综合以后在FPGA上进行了验证。实验表明，在Altera的芯片EP2C35F672C8上，该设计最高工作时钟可达63．37MHz，可以作为IP核应用于JPEG2000图像编码芯片中。