论文部分内容阅读
在比较各种树型结构的基础上,提出了一种适合于16×16阵列乘法器的混合压缩比结构.并且采用改进布斯编码算法和符号补偿技术,用VHDL语言设计出了一个16×16有/无符号数乘法器.仿真结果表明,该乘法器综合性能优于采用IA和Wallace结构的乘法器,可用作数字系统中的乘法单元模块.所提出的混合压缩比结构还可以作为10-2压缩器应用于更高位数乘法器的设计之中,具有较高的实用价值.