论文部分内容阅读
【摘要】 晶体管技术在许多领域都有十分重要的作用。22nm及以下级别的晶体管是当前的晶体管技术的重点研究对象。本文对晶体管技术做了简单介绍，从IBM、Intel以及TSMC等方面深入分析了晶体管技术的领域趋势，以期对相关工作起到一定指导作用。
【关键词】 晶体管技术 IBM Intel TSMC 领域趋势
晶体管在电子电气行业运用十分广泛，对相关行业的进步发展起到了积极的推动作用。晶体管的分类众多，不同的技术能够制造出不同功能、不同用途的晶体管。只有对晶体管技术的领域趋势形成深刻认识，才能在实际工作中有所侧重，促进相关技术不断进步。
一、晶体管技术
从基本性质而言，晶体管属于半导体元器件，能够实现调制信号、稳定电压、整定电流、检测波形、放大信号以及电路开关等诸多功用。在作为电路开关时，晶体管可以实现超高速切换，其切换速度能够超过100GHz，远远优于传统开关。晶体管具有极性，按照极性可以将其分为三种用途。第一种是利用发射级进行接地，其又被称为CE组态或是共射放大。第二种是利用基极进行接地，其又被称为CB组态或是共基放大。第三种是利用集电极进行接地，其又被称为CC组态或是共集放大。
晶体管最常使用的地方是电控开关或放大器，是手机、电脑等诸多电子产品中的重要部件。在晶体管技术不断发展的过程，晶体管的体积不断缩减。比如，在2006年，Intel宣布研发45nm级别的晶体管，主要英语各类计算机。到2010年，NVIDIA成功研制出含有30亿个40nm级别晶体管的GF110核心。到2011年，Intel宣布成功研制出了22nm级别的3D晶体管。在此之后，多家企业宣布将进一步开发14nm级别的晶体管技术。
二、晶体管技术的领域趋势浅析
2.1 IBM晶体管技术发展趋势
IBM在晶体管技术上具有较高水平，其主要通过ETFD-SOI技术在22nm节点，以解决相关问题，下图1所示即为其具体的解决办法。
基于上图所示的原理，IBM研制出了PMOS晶体管，该晶体管基于ET-FD-SOI技术，基本尺寸极小。在符合22nm晶体管节点的基本标准的情况下，PMOS晶体管在驱动电流以及静电特性等方面具有良好的表现，完全达到了预期中的效果。值得注意的是，该晶体管是用来金属栅结构，金属栅结构使用了高K介质。这种金属介质的基本特性为1V的VDD，25nm的Lgate，3.5nm的S沟道层厚度，15nm的隔离层厚度，13pA/um的IGIDL，553uA/um的导通电压，0.9nA/ um的Ioff，100mV/V的DIBL，83mV/dec的亚阈斜率。
2.2 Intel晶体管技术发展趋势
Intel是的晶体管技术水平很高，相对于全行业而言，其晶体管技术是处于顶级层次的。根据Intel内部经理Mark Bohr对晶体管技术的介绍，体硅技术在22nm级别的晶体管中还将继续进行使用，但是会减少SOI技术的投入。其表示SOI属于一种全耗尽型的技术，对于晶体管的使用存在一定的负面影响。在这一背景下，Intel公司将会加强3D互联技术的开发研究，这一技术是以TSV芯片作为基础，能够实现更加强大的功能。在2013年，Intel发布了一块22nm级别的测试芯片，其带有周边逻辑电路以及SRAM矩阵，并且采用了一些新型或是改进工艺。具体而言，该测试芯片的主要技术包含了两个方面。其一，该芯片采用了金属栅和极高K等相关工艺，其主要就是在升级了高K工艺以及金属栅工艺，使其在芯片中表现出更好的性能。其二，采用了gate-last HKMG技术，该技术是该型技术的第三代，在金属栅极和门极绝缘层等工序上能够避免高温退火，减小芯片受到的影响。
2.3 TSMC晶体管技术发展趋势
对TSMC而言，其放弃了22nm级别的晶体管技术研究，转而开发20nm半节点晶体管技术。其主要通过CMOS技术进行20nm级别的晶体管研制，放弃了SOI、FinFET等技术。在2012年，TSMC就已经开始了20nm级别晶体管的实验性生产，其主要利用了五个方面的技术。首先，延用了20nm沉浸光刻技术，将源掩码和双图形部署到了晶体管之中。其次，使用了常数K为2.3的ultra-low-K技术，并且找到了新的低阻材料来代替原本的K材料。再次，在20nm的节点上，创新使用了布局设计或是patterning技术。再次，使用了high-k/metal-gate（HKMG）技术和应变工程第五代技术。最后，针对NMOS以及PMOS使用了后栅工艺，两者之间具有不同等级的金属栅。通过这五种技术的运用，20nm级别的晶体管表现出了某些良好的性能。比如闸密度是28nm级别晶体管的两倍之多，芯片效能和成本的比值也优于22nm级别的晶体管。
2.4 Toshiba晶体管技术发展趋势
Toshiba是一家日本企业，关于该企业的晶体管技术并未有太多的相关信息，通过已经披露的信息，可以看出其对22nm级别发热晶体管技术并没有投入太多研究，和TSMC一样，Toshiba对晶体管技术的研究主要集中在20nm级别。结合实际情况而言，Toshiba研制出来可用于EUV光刻的光刻胶，而EUV光刻还属于一种未来技术，只有理论构想，还没真正实现。在2010年，Toshiba就已经建成了完整的NAND20nm级别晶体管的生产线，称为全球首个实现大规模生产的企业。在20nm级别晶体管技术不断发展的过程中，Toshiba对部分技术进行了改良。
比如，由于SOI厚度的变化会影响晶体管元器件的基本特性，通过对晶体管沟道实现材料无掺杂技术，可以有效解决这一问题。在生产晶体管时，ETSOI层会出现一定量损耗，针对这个问题，可以通过零硅损失技术，改善ETSOI和高K的刻蝕，选择性使用MG RIE和HK技术，以此降低ETSOI层在生产过程中发生的损耗。密度和集成度是20nm级别晶体管研制过程中的一个重点，Toshiba通过TSV互联技术以及3D堆叠封装技术，有效解决了这一问题。
2.5 SiGe FET晶体管技术
SiGe FET晶体管技术具有很长的发展历史，其发展历经了三个阶段，从外延技术到SiGe HBT技术，再到SiGe BiCMOS技术。通过这一发展阶段不难看出，SiGe BiCMOS技术在未来一段时间内，都将是晶体管技术的主流技术之一。而SiGe FET技术主要是对MODFET使用的。MODFET又可以分为绝缘栅和调制掺杂两类，对SiGe FET技术的要求较高。总而言之，SiGe FET技术发展还属于初级阶段，基于该类技术的庞大发展基础，该技术以及相关技术产品必定会快速发展。
三、结束语
晶体管技术对电子领域的发展具有十分重要的推动作用，从当前实际情况而言，IBM、Intel、TSMC以及Toshiba等企业都对晶体管技术有着各自的规划与布局。可以预见，在不远的将来，晶体管技术在22nm、20nm以及更微级别都会实现快速进步。
参 考 文 献
[1]时海鑫.晶体管技术领域趋势分析[J].电子测试，2014，11：123-125.
[2]刘燕，陈兴文.基于虚拟技术的晶体管特性测试[J].大连民族学院学报，2011，03：260-263.
[3]辛启明，刘英坤，贾素梅.SiGe异质结晶体管技术的发展[J].半导体技术，2011，09：672-676+729.
【关键词】 晶体管技术 IBM Intel TSMC 领域趋势
晶体管在电子电气行业运用十分广泛，对相关行业的进步发展起到了积极的推动作用。晶体管的分类众多，不同的技术能够制造出不同功能、不同用途的晶体管。只有对晶体管技术的领域趋势形成深刻认识，才能在实际工作中有所侧重，促进相关技术不断进步。
一、晶体管技术
从基本性质而言，晶体管属于半导体元器件，能够实现调制信号、稳定电压、整定电流、检测波形、放大信号以及电路开关等诸多功用。在作为电路开关时，晶体管可以实现超高速切换，其切换速度能够超过100GHz，远远优于传统开关。晶体管具有极性，按照极性可以将其分为三种用途。第一种是利用发射级进行接地，其又被称为CE组态或是共射放大。第二种是利用基极进行接地，其又被称为CB组态或是共基放大。第三种是利用集电极进行接地，其又被称为CC组态或是共集放大。
晶体管最常使用的地方是电控开关或放大器，是手机、电脑等诸多电子产品中的重要部件。在晶体管技术不断发展的过程，晶体管的体积不断缩减。比如，在2006年，Intel宣布研发45nm级别的晶体管，主要英语各类计算机。到2010年，NVIDIA成功研制出含有30亿个40nm级别晶体管的GF110核心。到2011年，Intel宣布成功研制出了22nm级别的3D晶体管。在此之后，多家企业宣布将进一步开发14nm级别的晶体管技术。
二、晶体管技术的领域趋势浅析
2.1 IBM晶体管技术发展趋势
IBM在晶体管技术上具有较高水平，其主要通过ETFD-SOI技术在22nm节点，以解决相关问题，下图1所示即为其具体的解决办法。
基于上图所示的原理，IBM研制出了PMOS晶体管，该晶体管基于ET-FD-SOI技术，基本尺寸极小。在符合22nm晶体管节点的基本标准的情况下，PMOS晶体管在驱动电流以及静电特性等方面具有良好的表现，完全达到了预期中的效果。值得注意的是，该晶体管是用来金属栅结构，金属栅结构使用了高K介质。这种金属介质的基本特性为1V的VDD，25nm的Lgate，3.5nm的S沟道层厚度，15nm的隔离层厚度，13pA/um的IGIDL，553uA/um的导通电压，0.9nA/ um的Ioff，100mV/V的DIBL，83mV/dec的亚阈斜率。
2.2 Intel晶体管技术发展趋势
Intel是的晶体管技术水平很高，相对于全行业而言，其晶体管技术是处于顶级层次的。根据Intel内部经理Mark Bohr对晶体管技术的介绍，体硅技术在22nm级别的晶体管中还将继续进行使用，但是会减少SOI技术的投入。其表示SOI属于一种全耗尽型的技术，对于晶体管的使用存在一定的负面影响。在这一背景下，Intel公司将会加强3D互联技术的开发研究，这一技术是以TSV芯片作为基础，能够实现更加强大的功能。在2013年，Intel发布了一块22nm级别的测试芯片，其带有周边逻辑电路以及SRAM矩阵，并且采用了一些新型或是改进工艺。具体而言，该测试芯片的主要技术包含了两个方面。其一，该芯片采用了金属栅和极高K等相关工艺，其主要就是在升级了高K工艺以及金属栅工艺，使其在芯片中表现出更好的性能。其二，采用了gate-last HKMG技术，该技术是该型技术的第三代，在金属栅极和门极绝缘层等工序上能够避免高温退火，减小芯片受到的影响。
2.3 TSMC晶体管技术发展趋势
对TSMC而言，其放弃了22nm级别的晶体管技术研究，转而开发20nm半节点晶体管技术。其主要通过CMOS技术进行20nm级别的晶体管研制，放弃了SOI、FinFET等技术。在2012年，TSMC就已经开始了20nm级别晶体管的实验性生产，其主要利用了五个方面的技术。首先，延用了20nm沉浸光刻技术，将源掩码和双图形部署到了晶体管之中。其次，使用了常数K为2.3的ultra-low-K技术，并且找到了新的低阻材料来代替原本的K材料。再次，在20nm的节点上，创新使用了布局设计或是patterning技术。再次，使用了high-k/metal-gate（HKMG）技术和应变工程第五代技术。最后，针对NMOS以及PMOS使用了后栅工艺，两者之间具有不同等级的金属栅。通过这五种技术的运用，20nm级别的晶体管表现出了某些良好的性能。比如闸密度是28nm级别晶体管的两倍之多，芯片效能和成本的比值也优于22nm级别的晶体管。
2.4 Toshiba晶体管技术发展趋势
Toshiba是一家日本企业，关于该企业的晶体管技术并未有太多的相关信息，通过已经披露的信息，可以看出其对22nm级别发热晶体管技术并没有投入太多研究，和TSMC一样，Toshiba对晶体管技术的研究主要集中在20nm级别。结合实际情况而言，Toshiba研制出来可用于EUV光刻的光刻胶，而EUV光刻还属于一种未来技术，只有理论构想，还没真正实现。在2010年，Toshiba就已经建成了完整的NAND20nm级别晶体管的生产线，称为全球首个实现大规模生产的企业。在20nm级别晶体管技术不断发展的过程中，Toshiba对部分技术进行了改良。
比如，由于SOI厚度的变化会影响晶体管元器件的基本特性，通过对晶体管沟道实现材料无掺杂技术，可以有效解决这一问题。在生产晶体管时，ETSOI层会出现一定量损耗，针对这个问题，可以通过零硅损失技术，改善ETSOI和高K的刻蝕，选择性使用MG RIE和HK技术，以此降低ETSOI层在生产过程中发生的损耗。密度和集成度是20nm级别晶体管研制过程中的一个重点，Toshiba通过TSV互联技术以及3D堆叠封装技术，有效解决了这一问题。
2.5 SiGe FET晶体管技术
SiGe FET晶体管技术具有很长的发展历史，其发展历经了三个阶段，从外延技术到SiGe HBT技术，再到SiGe BiCMOS技术。通过这一发展阶段不难看出，SiGe BiCMOS技术在未来一段时间内，都将是晶体管技术的主流技术之一。而SiGe FET技术主要是对MODFET使用的。MODFET又可以分为绝缘栅和调制掺杂两类，对SiGe FET技术的要求较高。总而言之，SiGe FET技术发展还属于初级阶段，基于该类技术的庞大发展基础，该技术以及相关技术产品必定会快速发展。
三、结束语
晶体管技术对电子领域的发展具有十分重要的推动作用，从当前实际情况而言，IBM、Intel、TSMC以及Toshiba等企业都对晶体管技术有着各自的规划与布局。可以预见，在不远的将来，晶体管技术在22nm、20nm以及更微级别都会实现快速进步。
参 考 文 献
[1]时海鑫.晶体管技术领域趋势分析[J].电子测试，2014，11：123-125.
[2]刘燕，陈兴文.基于虚拟技术的晶体管特性测试[J].大连民族学院学报，2011，03：260-263.
[3]辛启明，刘英坤，贾素梅.SiGe异质结晶体管技术的发展[J].半导体技术，2011，09：672-676+729.