论文部分内容阅读
文章讨论了一种增强verilog硬件描述语言建模能力的编译预处理器的设计问题。Verilog HDL是专用集成电路设计中应用广泛的一种硬件描述语言，它尚存在一些缺陷。编译预处理器的功能是增强数字系统设计中对模块输入输出端口阵列等参数化设计的能力。在分析IEEE verilog1364—2001建模特性的基础上，基于LEX和YACC设计出专门的编译预处理器．显著降低了程序规模，可以方便地嵌入其他仿真或综合工具中，增强了Verilog HDL参数化的建模特性。