论文部分内容阅读
基于锁相环（phase loop lock,PLL）频率合成原理,研究了一种采用MC145170和MC12148实现VHF波段频率合成器的方法,提出了硬件电路设计方案,详述了关键电路的硬件设计。该频率合成器输出频率为45MHz-88MHz,实验结果表明该频率合成器输出功率大于7dBm,输出信号相位噪声优于-84dBc/Hz@10kHz,近端杂散抑制度大于-67dBc。