论文部分内容阅读
根据在特定的VLSI系统中存储器读写地址以自然顺序连续变化为主的特点,提出一种基于折叠与数据打包的结构变换方法,通过减少存储器访问次数实现功耗优化.在SMIC 0.13μm工艺条件下进行分析,结果表明:该方法以较小的面积开销,即可使功耗降低约50%.基于此方法进行优化,设计了一种适用于CMMB系统的低功耗LDPC译码器.分析表明,在面积仅分别增大1.2%和6.0%的前提下,该LDPC译码器功耗分别降低21%和33%.