论文部分内容阅读
介绍了FFT（快速傅里叶变换）系统中32位高性能浮点乘法器的芯片设计。其中24位定点乘法部分采用两种不同的结构进行对比：经典的阵列式结构和改进Booth编码的树状4：2列压缩结构，后者提高了乘法器的性能。整个设计采用Verilog HDL语言进行RTL（寄存器传输级）描述，并在Quartus Ⅱ平台下完成了FPGA（现场可编程门阵列）仿真验证，然后结合synopsys逻辑综合工具Design Compiler以及TSMC0．18μmCMOS工艺库完成了综合后仿真。最后，将综合后得出的网表送入后端设计工具A